[发明专利]芯片和用于制造芯片的方法

权利要求书

1.一种芯片，包括：

多个电源线，界定了多个单元行；以及

划分的门，包括第一晶体管和第二晶体管，其中所述第一晶体管位于所述多个单元行中的第一单元行中，所述第二晶体管位于所述多个单元行中的第二单元行中，使得在所述多个电源线中的电源线位于所述第一单元行与所述第二单元行之间；并且其中所述第一晶体管直接连接至所述第二晶体管。

2.根据权利要求1所述的芯片，其中所述划分的门是布尔门或时序门。

3.根据权利要求1所述的芯片，其中所述划分的门是复合门。

4.根据权利要求1所述的芯片，其中所述划分的门实施了基本布尔函数。

5.根据权利要求4所述的芯片，其中所述基本布尔函数是布尔NOT、布尔AND、布尔OR、布尔NAND、布尔NOR、布尔EXOR、或者布尔EXNOR。

6.根据权利要求1所述的芯片，其中所述晶体管是场效应晶体管。

7.根据权利要求1所述的芯片，其中所述第一晶体管和所述第二晶体管均是p沟道场效应晶体管，或者均是n沟道场效应晶体管。

8.根据权利要求1所述的芯片，其中所述划分的门以CMOS技术实施。

9.根据权利要求1所述的芯片，其中所述划分的门包括多个晶体管，其中所述多个晶体管的第一子集位于所述第一单元行中，而所述多个晶体管的第二子集位于所述第二单元行中。

10.根据权利要求9所述的芯片，其中所述第一子集和所述第二子集均包括至少一个n沟道场效应晶体管以及至少一个p沟道场效应晶体管。

11.根据权利要求1所述的芯片，其中所述多个电源线中的电源线基本上相互平行地设置。

12.根据权利要求11所述的芯片，其中所述多个电源线备选地包括用于高电源电势的电源线以及用于低电源电势的电源线。

13.根据权利要求1所述的芯片，其中每个单元行在一侧由用于高电源电势的电源线限制，而在另一侧由用于低电源电势的电源线限制。

14.根据权利要求1所述的芯片，其中根据将所述单元行水平地划分为半部，所述划分的门仅占据所述第一单元行的半部，或者仅占据所述第二单元行的半部。

15.根据权利要求1所述的芯片，包括界定了多个单元行的多个电源线；以及

多个划分的门，每个划分的门包括第一晶体管和第二晶体管，其中所述第一晶体管位于所述多个单元行中的第一单元行中，而所述第二晶体管位于所述多个单元行中的第二单元行中，使得在所述多个电源线中的电源线位于所述第一单元行与所述第二单元行之间；并且其中在每个划分的门内，所述第一晶体管和所述第二晶体管直接连接。

16.根据权利要求15所述的芯片，其中所述多个划分的门被连接，以形成集成电路。

17.根据权利要求15所述的芯片，进一步包括一个或多个另外的划分的门，每个另外的门位于所述多个单元行中的一个单元行内。

18.根据权利要求17所述的芯片，其中所述多个划分的门和所述一个或多个另外的划分的门被连接，以形成集成电路。

19.根据权利要求1所述的芯片，其中在所述第一晶体管与所述第二晶体管之间的所述直接连接是串联连接或者并联连接。

20.根据权利要求19所述的芯片，其中所述串联连接包括：所述第一晶体管的漏极连接至所述第二晶体管的源极、或者所述第一晶体管的源极连接至所述第二晶体管的漏极；并且其中所述并联连接包括：所述第一晶体管的源极连接至所述第二晶体管的源极、并且所述第一晶体管的漏极连接至所述第二晶体管的漏极。