[发明专利]装置、用于获得校准数据和生成本地振荡器信号的方法有效
申请号: | 201510183924.4 | 申请日: | 2015-02-27 |
公开(公告)号: | CN104967449B | 公开(公告)日: | 2018-10-12 |
发明(设计)人: | T·马耶;S·特蒂内克;P·普雷勒 | 申请(专利权)人: | 英特尔IP公司 |
主分类号: | H03L7/197 | 分类号: | H03L7/197 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 张凌苗;马永利 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 装置 用于 获得 校准 数据 生成 本地 振荡器 信号 方法 | ||
1.一种电路,被配置成接收参考信号并基于所接收的参考信号生成输出信号,所述电路包括:
数字-时间转换器;
信号处理电路,其耦合到所述数字-时间转换器并且被配置为生成从提供给所述信号处理电路的信号导出的经处理的信号,经处理的信号包括相对于提供给所述信号处理电路的信号的预定相位关系;以及
测量电路,被配置为测量所述输出信号和接收的参考信号之间的延迟;
其中,所述数字-时间转换器的输出被耦合到存储器,所述存储器被配置为基于测量的延迟存储所述数字-时间转换器的校准数据。
2.根据权利要求1的电路,其中,所述数字-时间转换器和所述信号处理电路串联耦合,形成串行连接,其中,所述参考信号被提供给串行连接的输入并且所述输出信号在串行连接的输出处可获得。
3.根据权利要求1的电路,其中所述参考信号被提供给所述信号处理电路,并且其中所述输出信号可从所述数字-时间转换器获得。
4.根据前述权利要求中任一项的电路,其中所述信号处理电路被配置为改变所述预定相位关系,并且其中所述电路包括发生器电路,所述发生器电路被配置成向所述数字-时间转换器提供控制信号以抵消所述预定相位关系的改变。
5.根据权利要求4的电路,其中所述发生器电路包括积分器或累加器,其耦合到所述数字-时间转换器以提供所述控制信号。
6.根据权利要求5的电路,其中所述积分器或累加器通过所述参考信号计时、通过从所述参考信号导出的包括与所述参考信号相同频率的信号计时或基于所述输出信号计时。
7.根据权利要求1至3中任一项的电路,其中,所述存储器被配置为基于提供给所述存储器的控制信号存储校准数据。
8.根据权利要求1至3中任一项的电路,其中,所述存储器被配置为存储查找表,所述查找表包括所述数字-时间转换器的校准数据。
9.根据权利要求1至3中任一项的电路,其中,所述信号处理电路被配置为处理提供给所述信号处理电路的振荡信号并生成经处理的信号作为振荡信号。
10.根据权利要求1至3中任一项的电路,其中经处理的信号的频率相对于提供给所述信号处理电路的信号的频率的比或者该比的倒数大于一并等于通道字的整数部分与非零分数部分之和,所述通道字指示所述经处理的信号的频率,其中,分数部分的绝对值小于一。
11.根据权利要求10的电路,其中,所述信号处理电路被配置为改变所述预定相位关系,其中,所述电路包括配置成向所述数字-时间转换器提供控制信号以抵消所述预定相位关系的改变的发生器电路,该发生器电路包括积分器或累加器,其耦合到所述数字-时间转换器以提供所述控制信号,其中所述积分器或累加器被配置为处理包括与所述分数部分有关的信息的信号。
12.根据权利要求1至3中任一项的电路,其中,所述信号处理电路包括整数锁相环电路、分数锁相环电路、直接数字合成器电路以及倍频器电路中的至少一个。
13.根据权利要求1至3中任一项的电路,其中,所述测量电路被配置为检测所述输出信号和所述参考信号之间的多于三个的不同延迟值。
14.根据权利要求1至3中任一项的电路,其中,所述测量电路是所述信号处理电路的一部分。
15.根据权利要求14的电路,其中所述测量电路的输出被耦合至可控振荡器,所述可控振荡器被配置成基于所述测量电路的输出生成所述经处理的信号。
16.根据权利要求1至3中任一项的电路,其中所述信号处理电路被配置成独立于由所述测量电路提供的信号可操作。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔IP公司,未经英特尔IP公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510183924.4/1.html,转载请声明来源钻瓜专利网。