[发明专利]处理总线架构中的读取请求的方法及总线架构

说明书

本申请是申请日为2011年03月03日、申请号为201180014825.3、发明名称为“总线架构中的请求和数据处理”的中国专利申请的分案申请。

技术领域

本发明涉及用于总线架构中处理请求和发送数据的改进方法。本发明还涉及用于处理请求和数据的改进的总线架构。

背景技术

众所周知，许多计算系统采用经由总线将一个或多个主设备连接至一个或多个从设备的架构。主设备和从设备可以包括通用处理器、内存控制器、接口芯片、输入输出设备和其它处理数据请求的集成电路。越来越多的这种总线结构被集成在片上系统(SoC(System on Chip))设备中。

这种总线结构的示例如图1所示。多个主设备101经由总线103连接至多个从设备105a、105b。在图1中，从设备105a是内部从装置而从设备105b是外部从装置。图1中的结构还包括仲裁器107、分配器109和优化器111a、111b。仲裁器允许两个或更多主设备被连接至一个从设备。由仲裁器执行总线使用权的优先级的仲裁。分配器允许一个主设备被连接至两个或更多从设备。至相关从设备的总线业务的路由通过地址译码而执行。如果目标从设备不可用(例如，断电或无法操作)，则可以通知分配器并且从设备的业务可以在分配器中被处理。优化器允许从设备的业务被缓冲和重新分配以提高对从设备的访问的效率。它们充当特定从设备的智能缓冲器。在图1中，优化器111a是用于内部从设备105a的内部优化器而优化器111b是用于外部从设备105b的外部优化器。图1中的优化器在总线的外部示出。但是，由于优化器是总线和从设备之间的链接，可以认为它们作为总线的一部分或作为从设备的一部分。通常，优化器的输入端支持总线请求和总线协议，而优化器的输入端支持总线请求和总线协议，而优化器的输出端支持从请求。总线结构的特定架构可以具有多种形式而图1是相对简单的示例。主设备和从设备之间的通道可以非常有利地被实施以用于主设备的访问模式和请求。

在图1中，将具有输入请求的缓冲器功能的优化器111a、111b分别就近提供至从装置105a、105b。这具有多个优点。当目标从装置具有无法回应的时期时，输入请求可以被收集至优化器中。当访问被允许时，这允许请求被排序以提高从设备访问的效率。当用于特定主设备的缓冲将要满时，附加的信号传输还从优化器提供至主设备以发出警告。这使优化器能够停止特定主设备的请求业务，在优化器缓冲器满时阻止了在优化器外等待的请求。在优化器外等待的请求可能阻塞到目标从设备的所有其它访问(尽管缓冲可以被单独提供至每个主设备)，并且可能导致连接总线结构阻止任何请求移动直到情况解决。当缓冲器将要变满且优化器请求主设备停止发送业务时，在总线架构中可能仍旧存在相关于该主设备的请求业务。另外，主设备可以在请求停止业务后继续发送预定数量的请求。这意味着来自优化器的停止指示必须在缓冲器填满之前被激活，以确保一直存在足够的缓冲空间来接收正在进行的业务。

在如图1所示的总线架构中，主设备不需要具有从设备目标访问的任何特殊知识。这导致由主设备预期的排序需求的请求在总线架构中被处理。存在由主设备发出的请求在一系列问题中将被操作的预期。对于写入请求，在当前的实施中，没有反馈至请求写入的主设备，所以排序需求被支持以用于每个特定从设备目标。但是，对于读取取请求，返回数据必须以预期的顺序到达，所以需要控制以确保其正确地发生。随着集成在SoC装置中的总线架构的数量的增加，更复杂的总线结构被要求以允许每个总线在请求的执行级别操作其业务。

发明内容

根据本发明的第一方面，提供了一种用于处理总线架构中的读取请求的方法，该总线架构包括经由总线连接到至少两个从设备的至少一个主设备，该结构体系包括用于每个从设备的优化器，每个优化器用于对各自的从设备的输入请求进行缓冲，该方法包括以下步骤：a)主设备向总线发送对第一从设备的读取请求；b)生成与读取请求相关联的优先级指示符；c)生成与读取请求相关联的当前状态指示符，该当前状态指示符具有初始值；d)发送读取请求、优先级指示符和当前状态指示符至第一从设备的优化器；e)第一从设备的优化器接收读取请求、优先级指示符和当前状态指示符；以及i)如果当前状态指示符的初始值等于优先级指示符的值，则处理读取请求；或者ii)如果当前状态指示符的初始值不等于优先级指示符的值，则暂时推迟读取请求的处理。