[发明专利]沟槽型功率MOS晶体管及其制造方法和集成电路

说明书

技术领域

本发明涉及功率MOS晶体管技术领域，特别涉及一种沟槽型功率MOS晶体管及其制造方法和集成电路。

背景技术

功率MOS晶体管是一种在集成电路中提供和切换功率的特定类型的MOS晶体管，其不仅继承了MOS场效应管的优点，还具有耐压高、工作电流大、输出功率高、开关速度快等优良特性。正是由于它将电子管与功率晶体管的优点集于一身，因此在开关电源、逆变器、电压放大器、功率放大器等电路中获得广泛应用。

功率MOS晶体管要求能够在高电压下正常工作，另一方面还要求能够输出大电流。因而，典型的做法是将大量的功率MOS晶体管单元组合成单个功率MOS晶体管，其中每一功率MOS晶体管单元输出相对少量的电流。然而，这种做法制成的功率MOS晶体管非常大，不符合如今的尺寸要求。

为了减小功率MOS晶体管的尺寸，目前引入了沟槽型MOS(trench MOS)晶体管。沟槽型功率MOS晶体管的沟道是垂直的，因此能够提高沟道密度，减小芯片尺寸。沟槽型MOS晶体管的栅极结构不是与衬底表面平行，而是构建在垂直于衬底表面的沟道里。请参考图1，其为现有技术的沟槽型功率MOS晶体管的部分剖视图。如图1所示，所述沟槽型功率MOS晶体管100包括：衬底10；形成于所述衬底10中的沟槽12；形成于所述衬底10表面及沟槽12底部和侧壁的栅氧化层14；形成于所述栅氧化层14上的多晶硅栅16。其中，所述多晶硅栅16作为所述沟槽型功率MOS晶体管100的栅极结构，其电阻的大小会影响所述沟槽型功率MOS晶体管100的性能。

目前，随着沟槽型MOS器件的尺寸继续减小，多晶硅栅极的电阻已经成为影响器件功耗的主要因素。在实际使用过程中发现，所述沟槽型功率MOS晶体管100因栅极电阻过大，使得功耗过高，导致器件的操作速度减慢。

因此，如何解决现有的沟槽型功率MOS晶体管因栅极电阻大而导致其功耗过高的问题成为当前亟需解决的技术问题。

发明内容

本发明的目的在于提供一种沟槽型功率MOS晶体管及其制造方法和集成电路，以解决现有的沟槽型功率MOS晶体管因栅极电阻大而导致其功耗高的问题。

为解决上述技术问题，本发明提供一种沟槽型功率MOS晶体管，所述沟槽型功率MOS晶体管包括：衬底，所述衬底中形成有沟槽；形成于所述衬底上并填满所述沟槽的多晶硅栅极；其中，所述多晶硅栅极中设置有一多晶硅化物层。

可选的，在沟槽型功率MOS晶体管中，所述多晶硅栅极包括第一多晶硅层和第二多晶硅层，所述多晶硅化物层位于所述第一多晶硅层与第二多晶硅层之间。

可选的，在沟槽型功率MOS晶体管中，所述多晶硅化物层的厚度范围在10纳米到100纳米之间。

可选的，在沟槽型功率MOS晶体管中，所述多晶硅化物层由硅化钨、硅化钽或硅化钼制成，所述多晶硅化物层的形成工艺为化学气相沉积工艺。

可选的，在沟槽型功率MOS晶体管中，还包括：栅氧化层，所述栅氧化层设置于所述多晶硅栅极和衬底之间。

可选的，在沟槽型功率MOS晶体管中，所述沟槽式MOS晶体管被用作功率器件。

本发明还提供一种沟槽型功率MOS晶体管的制造方法，所述沟槽型功率MOS晶体管制造方法包括：。

提供一衬底，所述衬底中形成有沟槽；

在所述衬底的表面及沟槽的底部和侧壁上依次形成第一多晶硅层和多晶硅化物层；以及

在所述多晶硅化物层上形成第二多晶硅层，所述第二多晶硅层填满所述沟槽。

可选的，在沟槽型功率MOS晶体管的制造方法中，所述多晶硅化物层的厚度范围在10纳米到100纳米之间。

可选的，在沟槽型功率MOS晶体管的制造方法中，所述多晶硅化物层由硅化钨、硅化钽或硅化钼制成，所述多晶硅化物层的形成工艺为化学气相沉积工艺。

本发明还提供一种集成电路，所述集成电路包括：如上所述的沟槽型功率MOS晶体管。

在本发明提供的沟槽型功率MOS晶体管及其制造方法和集成电路中，通过在多晶硅栅极的中间设置多晶硅化物层，有效地降低了栅极结构的电阻，从而降低了沟槽型功率MOS晶体管的功耗。

附图说明

图1是现有技术的沟槽型功率MOS晶体管的部分剖视图；

图2至图6是本发明实施例的沟槽型功率MOS晶体管的制造方法中各步骤的部分剖视图。

具体实施方式