[发明专利]基于FPGA的AOS卫星数传有效数据区提取系统及方法

权利要求书

1.一种基于FPGA的AOS卫星数传有效数据区提取系统，其特征在于，它包括：

用于存储AOS标准帧数据的卫星载荷数据存储模块(1)；

用于对AOS标准帧数据携带的基本信息进行比对校验，舍弃错误帧数据，输出正确帧数据的格式校验模块(2)；

用于存储正确帧数据的帧数据存储模块(3)；

用于对正确帧数据根据数据模式要求，按照数据单元进行提取后，拼接成预期长度解析数据的数据提取模块(4)；

用于存储解析数据的解析数据存储模块(5)；

格式校验模块(2)包括：

用于监测待处理AOS标准帧数据的处理信号并对比对校验模块(2-2)和输出选择模块(2-3)进行控制的校验控制模块(2-1)；

用于根据校验控制模块(2-1)的比对控制信号对AOS标准帧数据进行比对处理，确定当前AOS标准帧数据为错误帧数据或正确帧数据的比对校验模块(2-2)；所述错误帧数据和正确帧数据为符合AOS格式的帧数据；

用于根据校验控制模块(2-1)的输出控制信号对错误帧数据或正确帧数据进行选择输出，将错误帧数据舍弃，输出正确帧数据的输出选择模块(2-3)；

校验控制模块(2-1)包括四种控制状态，分别为空闲状态(21)、控制信息比对状态(22)、控制舍弃错误帧数据状态(23)和控制输出正确帧数据状态(24)，

空闲状态(21)：等待启动，当监测到待处理AOS标准帧数据的处理信号时，进入控制信息比对状态(22)；

控制信息比对状态(22)：控制比对校验模块(2-2)对AOS标准帧数据进行比对处理，当比对校验模块(2-2)确定当前AOS标准帧数据为正确帧数据时，进入控制输出正确帧数据状态(24)；当比对校验模块(2-2)确定当前AOS标准帧数据为错误帧数据时，进入舍弃错误帧数据状态(23)；

控制输出正确帧数据状态(24)：输出正确帧数据；当监测到待处理AOS标准帧数据的处理信号时，进入控制信息比对状态(22)，否则进入空闲状态(21)；

控制舍弃错误帧数据状态(23)：舍弃错误帧数据；当监测到待处理AOS标准帧数据的处理信号时，进入控制信息比对状态(22)，否则进入空闲状态(21)。

2.根据权利要求1所述的基于FPGA的AOS卫星数传有效数据区提取系统，其特征在于，数据提取模块(4)包括：

用于根据设定工作模式对数据判断模块(4-2)、模式引导模块(4-3)和有效位计算模块(4-6)进行控制的提取控制模块(4-1)；

用于根据提取控制模块(4-1)的判断控制信号对每一次传递的正确帧数据中的无效数据进行舍弃，获得帧有效数据的数据判断模块(4-2)；

用于根据提取控制模块(4-1)的模式控制信号对帧有效数据中的有效数据的模式进行判断，确定帧有效数据中有效数据区为由最低位开始或者由非最低位开始的模式引导模块(4-3)；

用于对有效数据区由非最低位开始的帧有效数据进行向低位移位对齐操作的有效数据对齐模块(4-4)；

用于对模式引导模块(4-3)输出的有效数据区由最低位开始的帧有效数据和有效数据对齐模块(4-4)进行低位移位对齐操作后的帧有效数据进行存储的数据缓存模块(4-5)；

用于根据提取控制模块(4-1)的工作模式信号计算获得当前一组帧有效数据包含的有效数据位长度的有效位计算模块(4-6)；

用于根据解析数据预期长度将当前一组帧有效数据包含的有效数据位长度与当前周期拼接模块(4-8)输出的拼接数据的长度进行比较，确定针对当前一组帧有效数据要截取的数据位数、剩余数据位数及判断经过本次拼接是否足以完成一个数据的拼接的长度比较模块(4-7)；

用于根据长度比较模块(4-7)输出的要截取的数据位数将当前一组帧有效数据与当前周期拼接选择模块(4-11)输出的未完成拼接数据进行拼接处理获得当前拼接数据，并计算获得当前拼接完成数据的长度的拼接模块(4-8)；

用于根据长度比较模块(4-7)输出的剩余数据位数将当前一组帧有效数据中剩余有效数据向高位移动获得移位拼接数据的剩余数据移位模块(4-9)；

用于根据长度比较模块(4-7)输出的数据拼接完成信号使当前拼接数据作为解析数据选择输出的输出选择模块(4-10)；

用于根据长度比较模块(4-7)输出的数据拼接完成信号对输出选择模块(4-10)输出的解析数据和剩余数据移位模块(4-9)输出的移位拼接数据进行选择，以供下一次拼接的拼接选择模块(4-11)。