[发明专利]一种用于船舶导航雷达的数字信号处理机及处理方法

说明书

技术领域

本发明涉及雷达信号处理领域，具体涉及一种用于船舶导航雷达的数字信号处理机及处理方法。

背景技术

雷达信号处理机是雷达系统的重要组成部分，主要完成对雷达接收机输出的视频信号进行采样、处理和传输的功能。早期的雷达使用模拟电路对信号进行处理，不仅结构复杂，而且电路本身也极易收到干扰。随着数字技术的发展，雷达信号处理转由数字电路实现。由于雷达的使用环境和用途不尽相同，雷达信号处理机的结构和所要完成的功能也随之不同。船舶导航雷达作为雷达在航海技术中的一种应用，能够给航行中的船只提供导航、避撞等功能，但目前国内使用的船舶导航雷达多为国外产品，由于国外长期封锁相关技术导致国产产品发展缓慢，因此研究应用于船舶导航雷达的专用数字信号处理机对推进国产船舶导航雷达发展具有非常重要的意义。

传统的雷达数字信号处理机采用DSP实现，这种技术比较成熟，如文献“基于ADSP_TS101芯片的雷达信号处理机设计”中采用3片DSP芯片作为雷达信号处理机的核心，完成数字脉压、动目标检测等信号处理功能以及控制整个雷达系统的运行。但DSP指令更适合实现算法而不是逻辑控制，其外部接口的通用性较差，对雷达系统的控制显得不够灵活。大连海事大学李波设计了一种基于FPGA的船舶雷达数字信号处理机，其所有功能由FPGA实现，虽然FPGA拥有DSP无法比拟的逻辑控制能力，但是FPGA在算法实现上的复杂度比一般处理器要高，而且实现复杂算法时对片内资源的要求也高，需要中高端的FPGA芯片才能够实现，这样就使得开发周期长，成本高，不利于实现工程化。

此外，现有的船舶导航雷达数字信号处理机被设计在雷达的下单元(包括信号处理机及显示终端)，接收来自雷达上单元(包括雷达发射机、接收机、天线)输出的视频信号进行处理，由于船舶雷达特殊的使用环境，雷达上单元与下单元往往相距在十米以上，这种设计方法就需要对模拟信号进行传输，不可避免的造成信号衰减以及受到各种干扰影响。

发明内容

本发明的技术目的在于克服上述问题，提供一种用于船舶导航雷达的数字信号处理机及处理方法，实现对船舶导航雷达的系统控制和信号处理的功能，并针对现有的船舶导航雷达信号处理方法进行改进，以达到更好的效果，同时实现数字信号处理机与雷达上单元相结合，克服传统的船舶导航雷达视频信号从上单元至下单元传输过程中造成的信号衰减及干扰问题。

为了实现上述目的，本发明所采用的技术方案为：一种用于船舶导航雷达的数字信号处理机，其特征在于，包括A/D采样器、同步动态随机存储器SDRAM1、静态随机存储器SRAM、非易失性存储器FLASH、以太网接口、可编程逻辑器件FPGA、数字信号处理器DSP、以太网控制器、扩展接口和同步动态随机存储器SDRAM2；A/D采样器的数字信号输出端和采样时钟输入端分别与可编程逻辑器件FPGA的数据端及时钟输出端相连，同步动态随机存储器SDRAM1的数据端和地址端分别与可编程逻辑器件FPGA的数据端和地址端相连；静态随机存储器SRAM的数据端和地址端分别与可编程逻辑器件FPGA的数据端和地址端相连，以太网控制器的数据端和控制端分别与可编程逻辑器件FPGA的数据端和控制端相连；以太网接口与以太网控制器的输出端相连，扩展接口与可编程逻辑器件FPGA的GPIO接口相连；非易失性存储器FLASH的数据端和地址端分别与数字信号处理器DSP的数据端和地址端相连，同步动态随机存储器SDRAM2的数据端和地址端分别与数字信号处理器DSP的数据端和地址端相连；可编程逻辑器件FPGA与数字信号处理器DSP通过DSP的EMIF总线接口相连。

所述的A/D采样器对船舶导航雷达接收机输出的雷达回波视频信号采样转换为数字信号；所述的数字信号处理机紧靠船舶导航雷达接收机，采用以太网传输方式将数据传输至雷达下单元的显示终端。

所述的以太网控制器用于以太网通信的驱动，包括数据的打包和解压；所述的以太网接口用作数字信号处理机与显示终端的通信接口。

所述的可编程逻辑器件FPGA用于对船舶雷达系统的逻辑和时序控制、信号采集、传输以及信号预处理；数字信号处理器DSP通过其自带的EMIF接口与存储器SDRAM2、FLASH以及FPGA相连(用于雷达信号的处理，所述的雷达信号为经过FPGA预处理后输出的信号)。