[发明专利]内建自测试电路

说明书

技术领域

本发明涉及一种读出电路，特别是涉及一种用于半导体存储器内建自测试电路的读出电路。

背景技术

随着半导体工艺尺寸不断缩小，IC设计的规模越来越大，高度复杂的IC产品正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。一方面随着半导体工艺尺寸的缩小，嵌入式存储器可能存在的缺陷类型越来越多；另一方面，随着IC产品的复杂度的提高，ROM、RAM、EEPROM在IC产品中的比重越来越大。

嵌入式存储器的可测试技术包括直接测试、用嵌入式CPU进行测试和内建自测试技术(MBIST，Memory-Built-In-Self-Test)。相比其他两种技术，MBIST有很多优势，首先它可以实现可测性设计的自动化，自动实现通用存储器测试算法，达到高测试质量、低测试成本的目的；其次MBIST电路可以利用系统时钟进行“全速”测试，从而覆盖更多生成缺陷，减少测试时间；最后它可以针对每一个存储单元提供自诊断和自修复功能。此外MBIST的初始化测试向量可以在很低成本的测试设备上进行。所以，从高测试质量、低测试成本的角度考虑，MBIST是目前嵌入式存储器测试设计的主流技术。

图1为现有技术中第一种MBIST电路的电路示意图。如图1所示，测试开始时，机台通过RESETb引脚向被测芯片或晶圆发送复位信号，将逻辑电路恢复主预设状态，并通过VPP_TMO引脚向被测芯片或晶圆供电。测试时，机台按时钟频率TCK发送输入数据TDI，数据在内建自测试电路控制电路解码后，被机台送来的触发信号STROBE触发，与控制逻辑一起完成对闪存等存储电路进行测试，测试完成后，测试返回数据或结果在控制逻辑控制下，经测试输出数据TDO被返回至机台，机台再对输入TDI和输出TDO进行比较，以判断闪存等存储电路是否满足或达到预期性能。

对于存储器内建自测试电路，控制引脚的数目直接决定可以同时测试多少裸片，而由上述可见，现有技术的内建自测试电路需要6个引脚，即测试输入数据TDI，测试输出数据TDO，测试触发信号STROBE，测试时钟TCK，测试电源VPP_TM0以及重置信号RESETb，针卡一般有768个信号测试针，现有技术的内建自测试电路由于需要6个引脚，因而只能同时测试128个裸片，效率不高。

请参考图2，图2为现有技术中第二种MBIST电路的电路示意图。如图2所示，为了减少引脚个数，第二种MBIST电路通过将测试输入数据TDI及测试输出数据TDO合并成一个数据接口IO，并通过内部产生测试触发信号及测试复位信号，节省了3个引脚，使得存储器内建自测试电路只需三个引脚，提高了测试效率。

然而，第二种MBIST电路虽然可以节省三个引脚，但其同测也只能够测试256个裸片，为了进一步提高测试效率，还需要提出一种需要更少测试引脚的MBIST电路。

发明内容

本发明的目的在于提供一种内建自测试电路，能够将模拟信号的测试电源引脚和数字信号的IO引脚合并，使测试仅需2个测试引脚，增加同测个数，进一步提高测试效率。

为了实现上述目的，本发明提出了一种内建自测试电路，用于对待测存储器进行测试，所述电路包括：命令解析电路、数据产生电路及数字模拟输入输出单元，所述命令解析电路一输入端自所述数字模拟输入输出单元输入测试输入数据，第一引脚接测试时钟输入至所述命令解析电路的另一输入端及所述数据产生电路中，所述数据产生电路输出测试输出数据、方向控制信号和模数转换数据至所述数字模拟输入输出单元，所述方向控制信号对输入输出进行方向选择，所述模数转换数据对所述数字模拟输入输出单元的模数转换进行选择，所述数字模拟输入输出单元与所述待测存储器相连，并通过第二引脚进行数字或模拟数据的输入输出。

进一步的，在所述的内建自测试电路中，所述命令解析电路产生并输出测试触发信号至所述数据产生电路。

进一步的，在所述的内建自测试电路中，所述数据产生电路根据所述输出测试触发信号产生所述模数转换数据。

进一步的，在所述的内建自测试电路中，所述模数转换数据在预定周期时钟信号后恢复至初始状态。

进一步的，在所述的内建自测试电路中，所述数字模拟输入输出单元为双向的输入输出单元。

进一步的，在所述的内建自测试电路中，所述数据产生电路与所述待测芯片相连，用于测试传输数据。

进一步的，在所述的内建自测试电路中，测试复位信号由所述待测芯片内部产生并输至所述数据产生电路以便进行复位操作。