[发明专利]一种基于UVM的相控阵雷达数字波束形成器模块验证方法及其验证平台

说明书

技术领域：

本发明涉及数字波束形成(DBF，Digital beam forming)技术以及FPGA(Field Programmable Gate Array)逻辑验证领域，具体地说是一种可重用、易维护、高效、高覆盖，可大大降低DBF模块验证程序的代码量以及后期板上调试的工作量，并提高DBF模块的FPGA逻辑代码的开发效率与质量的基于UVM(Universal Verification Methodology)的相控阵雷达数字波束形成器模块验证方法及其验证平台。

背景技术：

DBF一直是相控阵雷达的关键技术，它属于阵列信号处理范畴，充分利用了阵列天线所检测到的空间信息，可以方便地获得超分辨和低副瓣的性能、实现波束扫描、自校准和自适应波束形成等，具有灵活性和实时性的特点。DBF采用数字处理方法，对于某一方向入射信号，补偿由于传感器在空间位置不同而引起的传播路程差导致的相位差，实现同相叠加，从而实现该方向的最大能量接收，完成该方向上波束形成。DBF系统主要由天线阵列、接收机模块、A/D模块、数字波束形成器、波束控制器和后置信号处理器组成，如图1所示，对于某一方向的数字波束形成要完成下列运算：

k＝0,1,…,K-1

公式(1)中，f(t)为目标接收信息；k为波束号；d为阵元间距，如图2所示；λ为发射载波波长；α为目标信号相对天线阵面法线的入射角；n为第n通道；N为天线阵面上垂直向排列的阵元数；W为加权系数；C为校正参数；Ω反映波束指向。

显然，当波束指向满足公式(2)时，该波束接收到的信号最大，其他方向的波束信号幅度下降。

可以将公式(1)简化为

k＝0,1,…,K-1

公式(3)中,X(n)为第n通道来的输入复信号；S_k为波束指向参数。

由以上公式可以看出，波束形成器实质是完成输入信号和对应的权系数复数乘法累加的功能，在工程上一般采用FPGA实现。传统的数字波束形成器设计流程分为需求分析、硬件描述语言的设计输入、仿真验证、网表下载后的板级调试。其中，在仿真验证阶段由于需要产生的测试激励信号较为复杂，且其激励数据源多为由浮点复数经过转换而形成的二进制或十六制的定点矢量化数据，利用传统的Verilog或VHDL等硬件描述语言很难将其实现。因此，工程师在该阶段只进行一些简单的仿真验证。仿真验证一般不会作为主要的保证设计质量的手段，也不会使用任何验证方法学。但是伴随DBF系统规模以及设计复杂度的提高，仅靠后期板上调试会浪费大量时间，并且难于定位逻辑错误，也不能保证设计的模块已经经过全面的验证，在边界的条件下不会存在错误。因此，如何简单、高效的生成符合设计要求的测试激励，搭建一个可重用、易维护的验证平台，以提高仿真验证的效率和全面性，在数字波束形成器的设计过程中显得尤为重要。

UVM是新一代基于System Verilog语言的高级验证方法学，工程师用它可创建易开发、可重用、自动化的验证组件和验证平台。UVM以System Verilog语言为基础，具有面向对象编程的特性，并且提供了DPI(Direct Programming Interface)接口，可以方便的完成UVM中的验证组件和C模型的无缝对接。利用UVM验证方法学的思想和架构，并使用C模型完成复杂测试激励数据的生成，便可以为数字波束形成器模块提供一种优秀、全面、高效、可重用的验证方法。

发明内容：

本发明要解决的技术问题是，提供一种可重用，易维护，高效率，高覆盖，可大大降低DBF模块验证程序的代码量以及后期板上调试的工作量，并提高DBF模块的FPGA逻辑代码的开发效率与质量的基于UVM的相控阵雷达数字波束形成器模块验证方法及其实现该验证方法的验证平台。

本发明的技术解决方案是，提供一种包括以下顺序步骤的基于UVM的相控阵雷达数字波束形成器模块验证方法

①在激励产生器模块中定义DPI接口并声明通道数据、加权系数、校正系数以及波束指向系数生成的C函数；

②C函数根据参数配置和算法要求，生成相应的通道数据和系数数据，并转换为定点数传递给激励产生器；

③驱动器通过TLM接口将激励产生器模块产生的激励数据打包驱动到接口，进而加载到DBF模块上；

④监视器模块对DBF模块输出的数据进行采集，一方面发送给参考模型进行结果的自动比对，一方面通过调用DPI接口将采集的数据转换为复平面内代表方向与距离信息，并写入文件，供下一步的数据分析使用。