[发明专利]一种SONOS双栅闪存器件及其编程、擦除方法

说明书

技术领域

本发明涉及半导体技术领域，更具体地，涉及一种基于SSI编程机制和FN隧穿机制的SONOS双栅闪存器件及其编程、擦除方法。

背景技术

SONOS(Silicon-Oxide-Nitride-Oxide-Silicon，硅-氧化物-氮化物-氧化物-硅)是一种和闪存联系较为紧密的非易失性存储器。它与主流闪存的主要区别在于，其使用了氮化硅、而不是多晶硅来充当存储材料。SONOS的一个分支是SHINOS(硅-高电介质-氮化物-氧化物-硅)。SONOS允许比多晶硅闪存更低的编程电压和更高的编程-擦除循环次数，是一个较为活跃的研究、开发热点。

SONOS相对于传统浮栅晶体管闪存，有着更好的数据保持特性，氮化硅层是局域化的电荷存储单元，与传统浮栅晶体管利用导体多晶硅存储电子不同，在氧化层有少量缺陷时，不会造成全部数据的突然丢失。

公开号为US5300803 A的美国专利公开了一种编程机制为SSI的非挥发存储器结构。SSI(source side injection)指源端注入，是一种高效率的编程机制，可以降低编程功耗。该专利的这种利用SSI为编程机制的浮栅闪存有效地提高了编程的注入效率，降低了功耗。该专利提出的这种闪存器件原本是为了解决编程机制为CHEI(channel hot electron injection，沟道热电子注入)的浮栅闪存器件的低效率注入和高功耗而产生的新型结构。

请参阅图1，图1是现有的利用SSI作为编程机制的浮栅闪存的原理示意图。从图1双箭头上方部分的图形中可以看到，原始的以CHEI为编程机制的浮栅闪存结构的器件为了保证高的沟道热电子产生率，必须在漏端加高的电压。同时，为了保证高的热电子注入效率，必须在栅极加高电压。横向电场随着栅极电压的升高而降低，同样的，纵向电场随着栅压的增高而增大。所以原始的以CHEI为编程机制的浮栅闪存结构的器件必须使漏端和栅极都加高电压，这带来了沟道热电子注入效率的低下以及电流功耗大。因而栅极高电压和漏端高电压成为一对矛盾。

故该专利发明了一种分列栅闪存器件，如图1双箭头下方部分的图形所示，位于左边的栅极为控制栅，右侧的栅极为浮栅，浮栅和控制栅在空间上错开排列。浮栅加高电压，控制栅加低电压，漏端加5V的高电压。这样可以使沟道热电子的注入效率提高，并且使电流功耗降低。

该专利公开的分列栅浮栅闪存结构存在的问题是：由于漏端所加电压比较高(5V)，导致漏端延伸到衬底的耗尽层宽度比较大，源端与虚拟的耗尽区很容易在高电压的情况下接触到一起，导致器件穿通和失效。这种缺陷在器件尺寸降低到亚100nm时很容易导致器件穿通和失效，这样的浮栅闪存没有办法在工艺上进行技术节点的升级和关键尺寸缩小，故必须改变该浮栅闪存器件的结构，使其能在工艺上进行技术节点的升级和关键尺寸缩小。

现有的分列栅SONOS闪存也有利用SSI编程机制的例子，比如公开号为US7169668 B2的美国专利。请参阅图2，图2是公开号为US7169668 B2的美国专利提出的分列栅SONOS闪存器件结构图。如图2所示，该专利公开的SONOS闪存器件利用SSI机制进行编程，对字线30加高电压(比如6到9V)，选择栅14加低的正电压(比如1V)，源端18加正电压(比如4.5V)，p型衬底12以及漏端16加0V电压。在这样的操作电压之下，横穿选择栅14之下的反型电子将会在源端电压及字线电压作用下，被氮化硅层26收集。该器件的擦除则利用带带热空穴注入，此时字线30加高的负电压(比如-6到-9V)，源端加正电压(比如4.5V)，选择栅14维持在一个小于阈值电压的数值上，p型衬底12以及漏端16则加0V。在这样的操作电压之下，p型衬底12的热空穴会被注入临近源端18的氮化硅层26中，中和掉原先存储的电子。

上述公开号为US7169668 B2的美国专利中的这种擦除方式，是利用字线30和源端18之间的高电压差，产生带带隧穿空穴，并将其注入氮化硅层26。由于在字线30和源端18或衬底12之间存在高的电压差，容易导致氧化层24介电质的损伤，给器件的可靠性以及闪存数据保存带来风险。