[发明专利]FDD‑LTE直放站

权利要求书

1.一种FDD-LTE直放站，其特征在于：其包括上行接收天线、上行发射天线、第一射频收发芯片、下行接收天线、下行发射天线、第二射频收发芯片和FPGA芯片；其中，第一射频收发芯片和第二射频收发芯片各集成有第一混频器、中频滤波器、模数采样器、前端衰减器、后端衰减器、数模采样器和第二混频器，第一混频器依次通过中频滤波器和模数采样器连接前端衰减器，后端衰减器通过数模采样器连接混频器；

上行接收天线连接第一射频收发芯片的第一混频器，下行发射天线连接第一射频收发芯片的第二混频器，第一射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片；下行接收天线连接第二射频收发芯片的第一混频器，上行发射天线连接第二射频发射芯片的第二混频器，第二射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片；

上行接收天线用于接收来自移动台的上行信号；该上行信号通过第一射频收发芯片依次进行混频、中频滤波、模数采样和增益处理后，以预设采样速率输入至FPGA芯片；该FPGA芯片用于获取该上行信号的功率，以根据该上行信号功率动态调整第一射频收发芯片的前端衰减器的前端增益值和第二射频收发芯片的后端衰减器的衰减值，再输出上行信号；上行信号通过第二射频收发芯片依次进行衰减、数模采样和混频后发送至上行发射天线；

下行接收天线用于接收来自基站的下行信号；该下行信号通过第二射频收发芯片依次进行混频、中频滤波、模数采样和增益处理后，以预设采样速率输入至FPGA芯片；该FPGA芯片用于获取该下行信号的下行信号功率，以根据该下行信号功率动态调整第二射频收发芯片的前端衰减器的增益值和第一射频收发芯片的后端衰减器的衰减值，再输出下行信号；下行信号通过该第一射频收发芯片依次进行衰减、数模采样和混频后发送至下行发射天线。

2.如权利要求1所述的FDD-LTE直放站，其特征在于：该FPGA芯片还用于根据预设的实部直流分量参数average_i、虚部直流分量参数average_q、虚部幅度参数a和实部幅度参数b通过公式I和公式II获取实部分量data_i1和虚部分量data_q1，进而获得去除直流分量和镜像分量后的上行信号或下行信号，公式I为data_i1＝data_i-average_i，其中，data_i为上行信号或下行信号的实部分量信号；公式II为data_q1＝a*data_q+b*data_i-average_q，其中，data_q为上行信号或下行信号的虚部分量信号。

3.如权利要求1或2所述的FDD-LTE直放站，其特征在于：第一射频收发芯片和第二射频收发芯片均为AD80305型号的射频收发芯片。

4.一种FDD-LTE直放站的信号处理方法，其特征在于，该FDD-LTE直放站包括上行接收天线、上行发射天线、第一射频收发芯片、下行接收天线、下行发射天线、第二射频收发芯片和FPGA芯片；其中，第一射频收发芯片和第二射频收发芯片各集成有第一混频器、中频滤波器、模数采样器、前端衰减器、后端衰减器、数模采样器和第二混频器，第一混频器依次通过中频滤波器和模数采样器连接前端衰减器，后端衰减器通过数模采样器连接混频器；上行接收天线连接第一射频收发芯片的第一混频器，下行发射天线连接第一射频收发芯片的第二混频器，第一射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片；下行接收天线连接第二射频收发芯片的第一混频器，上行发射天线连接第二射频发射芯片的第二混频器，第二射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片；

本方法应用于该FPGA芯片，其包括以下步骤：

步骤A：依次通过上行接收天线和第一射频收发芯片接收上行信号；

步骤B：获取该上行信号的功率，以根据该上行信号功率动态调整第一射频收发芯片的前端衰减器的前端增益值和第二射频收发芯片的后端衰减器的衰减值；

步骤C：依次通过第二射频收发芯片和上行发射天线发出上行信号；

步骤D：依次通过下行接收天线和第二射频收发信号接收下行信号；

步骤E：获取该下行信号的下行信号功率，以根据该下行信号功率动态调整第二射频收发芯片的前端衰减器的增益值和第一射频收发芯片的后端衰减器的衰减值；以及

步骤F：依次通过第一射频收发芯片和下行发射天线发出下行信号。