[发明专利]一种基于忆阻器的通用编程模块及其操作方法有效
申请号: | 201510197740.3 | 申请日: | 2015-04-24 |
公开(公告)号: | CN104851456B | 公开(公告)日: | 2017-09-29 |
发明(设计)人: | 缪向水;孙康;李祎;周亚雄 | 申请(专利权)人: | 华中科技大学 |
主分类号: | G11C13/00 | 分类号: | G11C13/00;H03K19/00 |
代理公司: | 华中科技大学专利中心42201 | 代理人: | 廖盈春 |
地址: | 430074 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 忆阻器 通用 编程 模块 及其 操作方法 | ||
1.一种可编程模块,其特征在于,包括阻变元件M、电阻R1、第一N型MOS管Q1、第一P型MOS管Q2、第二N型MOS管Q3和第二P型MOS管Q4;
所述阻变元件M的一端(201)作为与外部电路连接的第一端口V1,阻变元件M的另一端(202)作为与外部电路连接的第二端口V2;
所述第一N型MOS管Q1的漏极和所述第一P型MOS管Q2的漏极均连接至所述阻变元件M的一端(201),所述第一N型MOS管Q1的源极和所述第一P型MOS管Q2的源极连接后与所述电阻R1的一端连接,所述第一N型MOS管Q1的栅极与所述第一P型MOS管Q2的栅极连接后与所述电阻R1的另一端连接;
所述电阻R1的一端作为脉冲输入端pulse,所述电阻R1另一端接地;
所述第二N型MOS管Q3的漏极与所述第二P型MOS管Q4的漏极均连接至所述阻变元件M的另一端(202),所述第二N型MOS管Q3的源极与所述第二P型MOS管Q4的源极均接地,所述第二N型MOS管Q3的栅极与所述第二P型MOS管Q4的栅极与所述电阻R1的一端连接。
2.如权利要求1所述的可编程模块,其特征在于,还包括:第一二极管D1、第二二极管D2、第三二极管D3和第四二极管D4;
所述第一二极管D1的正极和所述第二二极管D2的负极均连接至所述阻变元件M的一端(201),所述第一二极管D1的负极连接至所述第一N型MOS管Q1的漏极,所述第二二极管D2的正极连接至第一P型MOS管Q2的漏极;
所述第三二极管D3的正极和所述第四二极管D4的负极均连接至所述阻变元件M的另一端(202),所述第三二极管D3的负极连接至所述第二N型MOS管Q3的漏极,所述第四二极管D4的正极连接至第二P型MOS管Q4的漏极。
3.如权利要求1所述的可编程模块,其特征在于,所述阻变元件M为磁随机存储器、阻变存储器或相变存储器。
4.如权利要求1-3任一项所述的可编程模块,其特征在于,所述阻变元件M为忆阻器。
5.如权利要求1所述的可编程模块,其特征在于,正常工作时,脉冲输入端接零电压,阻变元件M两端的电压偏置在其第二阈值电压Vt2与第一阈值电压Vt1之间。
6.如权利要求1所述的可编程模块,其特征在于,在所述脉冲输入端pulse施加正向脉冲时,所述阻变元件M的阻值增大/减小;在所述脉冲输入端pulse施加负向脉冲时,所述阻变元件M的阻值减小/增大;其中,若电流由阻变元件M的正极流向负极,则阻变元件M的阻值逐渐降低;若电流由阻变元件M的负极流向正极,则阻变元件M的阻值逐渐升高。
7.如权利要求1所述的可编程模块,其特征在于,通过在第一端口V1和第二端口V2之间施加外部激励,使得所述阻变元件M两端的电压偏置在其第二阈值电压Vt2与第一阈值电压Vt1之间。
8.一种如权利要求1-3、5-7任一项所述的可编程模块,其特征在于,将所述阻变元件M替换为由多个阻变元件串联而成的阻变元件串联组(401)。
9.如权利要求8所述的可编程模块,其特征在于,所述阻变元件串联组(401)中各个阻变元件串联时极性方向相同,所述阻变元件串联组(401)的极性与其中每一个阻变元件的极性相同,通过多个阻变元件的分压使在电路正常运行过程中每个阻变元件两端的电压降都保持在第二阈值电压Vt2与第一阈值电压Vt1之间,阻变元件的阻值在这个过程中保持不变。
10.一种可编程模块的操作方法,其特征在于,包括下述步骤:
S1:通过在第一端口V1和第二端口V2同时施加工作电压,且脉冲输入端pulse接零电压,使得电路正常工作;
其中,分别与所述第一端口V1与所述第二端口V2连接的外部电路正常工作时,阻变元件M两端的电压在第二阈值电压Vt2与第一阈值电压Vt1之间,且所述阻变元件M的阻值在这一过程中不发生改变;
当脉冲输入端pulse接零电压时,所述可编程模块中的第一N型MOS管Q1、第一P型MOS管Q2、第二N型MOS管Q3和第二P型MOS管Q4均断开;
S2:通过给脉冲输入端pulse施加正向脉冲使得第一P型MOS管Q2、和第二N型MOS管Q3导通,阻变元件M的阻值增大/减小:
当脉冲输入端pulse被施加正向脉冲时,第一P型MOS管Q2和第二N型MOS管Q3均导通,第一N型MOS管Q1和第二P型MOS管Q4均断开,阻变元件M中的电流方向是由脉冲输入端pulse经第一P型MOS管Q2和第二N型MOS管Q3后到地;
在此过程中,阻变元件M两端的电压在第二阈值电压Vt2与第一阈值电压Vt1范围之外,阻变元件M的阻值发生改变,若电流由阻变元件M的正极流向负极,则阻变元件M的阻值逐渐降低;若电流由阻变元件M的负极流向正极,则阻变元件M的阻值逐渐升高;
S3:通过给脉冲输入端pulse施加负向脉冲来使第二P型MOS管Q4和第一N型MOS管Q1导通,阻变元件M的阻值减小/增大:
当脉冲输入端pulse被施加正向脉冲时,第一P型MOS管Q2和第二N型MOS管Q3和第三二极管D3均断开,第一N型MOS管Q1和第二P型MOS管Q4均导通,阻变元件M中的电流方向是由地经第二P型MOS管Q4和第一N型MOS管Q1后到脉冲输入端pulse;
在此过程中,阻变元件M两端的电压在第二阈值电压Vt2与第一阈值电压Vt1范围之外,阻变元件M的阻值发生改变,若电流由阻变元件M的正极流向负极,则阻变元件M的阻值逐渐降低;若电流由阻变元件M的负极流向正极,则阻变元件M的阻值逐渐升高。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华中科技大学,未经华中科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510197740.3/1.html,转载请声明来源钻瓜专利网。