[发明专利]一种片间高速互联的链路层设计方法和系统

权利要求书

1.一种片间高速互联的链路层系统，其特征在于，所述系统包括多个芯片，所述芯片包括链路层逻辑电路和PCS层逻辑电路；所述链路层逻辑电路包括数据校验模块，协议包通道管理模块，链路层传输模块；所述PCS层逻辑电路包括链路训练模块，PCS层传输模块，接口控制模块，数据编码模块，数据解码模块，数据加扰模块和数据解扰模块；所述链路层逻辑电路与PCS层逻辑电路连接；

所述链路训练模块用于进行链路训练，同步不同芯片之间的PCS层；

所述PCS层传输模块用于接收另一芯片的数据，所述另一芯片数据为另一芯片通过PMA物理介质子层发送至PCS层传输模块的数据；所述接口控制模块用于控制PCS层与PMA物理介质子层的接口连接；

所述数据解码模块对数据进行解码，所述数据解扰模块对数据进行解扰；

所述数据校验模块检测数据是否正确，所述协议包通道管理模块用于在数据校验模块检测数据正确后对数据进行通道区分管理，所述链路层传输模块用于将通道区分后的数据传输至协议层；

所述加扰模块用于对数据进行加扰，所述数据编码模块用于对数据进行编码；

所述PCS层传输模块用于将编码后的数据通过PMA物理介质子层发送至另一芯片；

所述链路层逻辑电路还包括重传控制模块；所述重传控制模块用于在数据校验模块检测到数据传输异常时发出数据重传请求，或者，所述重传控制模块用于在接收到数据重传请求后，对数据进行备份并再次传输；

所述链路层逻辑电路还包括中断请求模块；所述中断请求模块用于在重传控制模块发出的数据重传请求次数超过预设阈值后，发起数据中断请求。

2.根据权利要求1所述的片间高速互联的链路层系统，其特征在于，所述PCS层逻辑电路还包括数据加密模块和数据解密模块；

所述数据加密模块用于对数据进行加密；

所述数据解密模块用于对加密的数据进行解密。

3.根据权利要求1所述的片间高速互联的链路层系统，其特征在于，所述PMA物理介质子层包括高速serdes，所述高速serdes的数量为一条以上。

4.一种片间高速互联的链路层设计方法，其特征在于，所述方法应用于片间高速互联的链路层系统，所述系统包括多个芯片，所述芯片包括链路层逻辑电路和PCS层逻辑电路；所述链路层逻辑电路包括数据校验模块，协议包通道管理模块，链路层传输模块；所述PCS层逻辑电路包括链路训练模块，PCS层传输模块，接口控制模块，数据编码模块，数据解码模块，数据加扰模块和数据解扰模块；所述链路层逻辑电路与PCS层逻辑电路连接；

当芯片接收另一芯片传输的数据时，所述方法包括以下步骤：

链路训练模块进行链路训练，同步不同芯片之间的PCS层；

接口控制模块控制PCS层与PMA物理介质子层的接口连接，PCS层传输模块接收另一芯片的数据，所述另一芯片数据为另一芯片通过PMA物理介质子层发送至PCS层传输模块的数据；

数据解码模块对数据进行解码，数据解扰模块对数据进行解扰；

数据校验模块检测数据是否正确，若数据正确则协议包通道管理模块对数据进行通道区分管理，链路层传输模块将通道区分后的数据传输至协议层；若数据不正确则将该数据丢弃；

当芯片传输数据至另一芯片时，所述方法包括以下步骤：

链路训练模块进行链路训练，同步不同芯片之间的PCS层；

协议包通道管理模块对协议层发送的数据进行通道区分管理；

数据校验模块检测数据是否正确，若数据正确则据加扰模块对数据进行加扰，数据编码模块对数据进行编码；若数据不正确则将该数据丢弃；

接口控制模块控制PCS层与PMA物理介质子层的接口连接，PCS层传输模块将编码后的数据通过PMA物理介质子层发送至另一芯片；

所述链路层逻辑电路还包括重传控制模块；所述方法还包括：重传控制模块在数据校验模块检测到数据传输异常时发出数据重传请求，或者，重传控制模块在接收到数据重传请求后，对数据进行备份并再次传输；

所述链路层逻辑电路还包括中断请求模块；则所述方法还包括：中断请求模块在重传控制模块发出的数据重传请求次数超过预设阈值后，发起数据中断请求。