[发明专利]用于集成电路制造的方法

权利要求书

1.一种制造集成电路的方法，包括：

接收集成电路(IC)的设计布局，其中，所述设计布局包括多个非重叠的IC区，并且每一个IC区都包括相同的最初IC图案；

基于对IC设计布局的位置效应分析将所述IC区划分为多组，使得每一组中的所有IC区都具有基本相同的位置效应；

使用包括位置效应的校正模型对所述IC设计布局执行校正工艺，从而生成校正的IC设计布局，其中，所述校正工艺包括：

对一组中的第一IC区执行第一校正，从而修改所述第一IC区中的最初IC图案，以生成所述第一IC区中的第一校正的IC图案；

将所述第一校正的IC图案复制到相应的一组中的其他IC区，从而用所述第一校正的IC图案来代替所述其他IC区中的最初IC图案；

和

对于每一组重复执行所述第一校正步骤和所述复制步骤；以及

将校正的IC设计布局储存在有形的计算机可读介质中以用于进一步的IC工艺阶段。

2.根据权利要求1所述的方法，其中，所述校正模型包括邻近效应。

3.根据权利要求1所述的方法，其中，对所述第一IC区执行所述第一校正包括对所述第一IC区执行切割工艺。

4.根据权利要求1所述的方法，其中，所述位置效应分析包括：

比较两个IC区的对应的感兴趣的点处的所述两个IC区的位置效应；以及

如果每一个对应的感兴趣的点处的位置效应偏差在相应的阈值范围内，则将所述两个IC区处理为具有基本相同的位置效应。

5.根据权利要求4所述的方法，其中，所述感兴趣的点是像素。

6.根据权利要求4所述的方法，其中，所述感兴趣的点是目标点、片段、多边形、图案或区域。

7.根据权利要求4所述的方法，其中，对所述感兴趣的点的第一部分分配与所述感兴趣的点的第二部分不同的阈值。

8.根据权利要求4所述的方法，其中，对所有的所述感兴趣的点分配相同的阈值。

9.根据权利要求1所述的方法，还包括提供坐标表，所述坐标表包括与每一个IC区都相关联的坐标集。

10.根据权利要求9所述的方法，其中，对所述第一IC区执行所述第一校正包括：

根据所述位置效应和相应的坐标集校正所述第一IC区的最初IC图案，从而生成修改的IC图案；

使用所述校正模型模拟所述修改的IC图案，以生成所述修改的IC图案的轮廓；

评估所述修改的IC图案的轮廓，以判断所述轮廓根据标准是否是可接受的；以及

如果所述轮廓是不可接受的，则根据所述位置效应和所述相应的坐标集校正所述修改的IC图案。

11.一种制造集成电路的方法，包括：

接收集成电路(IC)的设计布局，其中，所述设计布局包括多个IC区，并且每一个IC区都包括相同的最初IC设计图案；

对IC设计布局执行位置效应分析，从而将所述IC区划分为多组，其中，每一组都包括至少一个IC区，并且所述每一组中的所有IC区都具有基本相同的位置效应；

对于所述每一组，执行校正工艺，包括：

使用包括位置效应的校正模型对相应组中的第一IC区执行第一校正，从而修改所述最初IC设计图案，以生成所述第一IC区中的第一校正的IC设计图案；和

将所述第一校正的IC设计图案复制到相应组的其他IC区，从而用所述第一校正的IC设计图案来代替所述相应组的其他IC区中的最初IC设计图案；以及

完成校正的IC设计布局，所述校正的IC设计布局可通过以下工具中的至少一种使用：掩模掩蔽工具和光刻工具。

12.根据权利要求11所述的方法，其中，对所述第一IC区执行所述第一校正步骤包括以重复的方式执行所述第一校正步骤，直到所述第一校正的IC设计图案根据预定的标准是可接受的。