[发明专利]一种双向触发异质结型ESD防护器件

说明书

技术领域

本发明涉及半导体技术，特别涉及一种双向触发的异质结型ESD防护器件。

背景技术

静电(static electricity)可以说无处不在，任何两个不同材质的物体摩擦，都有可能产生静电。当带有静电的物体，例如人体，接触到IC的金属接脚时所产生的瞬间高压放电，会经由金属接脚影响内部(internal circuit)，经由静电放电所引起的损害，很可能造成电子系统的失效；静电放电的模式主要有四种：人体放电模式(HBM)、机械放电模式(MM)、器件充电模式(CDM)以及电场感应模式(FIM)；

静电放电保护电路的主要功能是当有静电放电发生时，在静电放电的脉冲(pulse)未达到内部电路之前先行启动，以迅速地消除过高的电压，进而减少静电放电现象所导致的破坏，同时该保护电路也必须能承受静电放电脉冲的能量而不会对保护电路构成损害，双向触发ESD保护电路是常用的静电放电保护电路，常规的双向触发的ESD电路是由硅、碳化硅等材料制成，不仅击穿电压低，而且在高温高场强环境下工作性能不稳定，存在容易失效的缺点。

目前报道过的基于GaN材料的ESD防护器件，也仅是集成在GaN基LED中的ESD防护器件，且工作原理是通过p掺杂或n掺杂实现ESD防护，不具备有双向触发的功能；而在高功率器件和智能IC领域里，尚未发现有基于异质结的ESD防护器件报告。

发明内容

本发明的目的，就是针对上述传统ESD电路中存在的问题，提出一种在高温高压高场强环境下仍能正常工作，能在异质结型HEMTs中集成且工艺兼容性好，电压控制方位广且具有超低漏电电流的ESD防护器件。

本发明的技术方案：如图1所示，一种双向触发异质结型ESD电路，包括从下往上依次设置的第一类半导体衬底110、第二类半导体薄膜120和第三类半导体薄膜130，所述第二类半导体薄膜120和第三类半导体薄膜130的连接处形成异质结；所述第三类半导体薄膜130的两端分别设置有第一欧姆接触131和第二欧姆接触134；所述第三类半导体薄膜130中靠近第一欧姆接触131处设置有第一金属区，所述第一金属区与第二类半导体薄膜120之间的第三类半导体薄膜130形成用于控制其正下方势垒区夹断与导通的第一金半接触132，所述第一金半接触132的电极通过第一金属线141与第一欧姆接触131的电极连接；所述第三类半导体薄膜130中靠近第二欧姆接触134处设置有第二金属区，所述第二金属区与第二类半导体薄膜120之间的第三类半导体薄膜130形成用于控制其正下方势垒区夹断与导通的第二金半接触133，所述第二金半接触133的电极通过第二金属线142与第二欧姆接触134的电极连接。

根据权利要求1所述的一种双向触发异质结型ESD防护器件，其特征在于，所述第一类半导体衬底110为蓝宝石、硅和碳化硅中的一种，所述第二类半导体薄膜120和第三类半导体薄膜130为三族-五族化合物，且在第二类半导体薄膜120和第三类半导体薄膜130接触界面处能形成异质结。

进一步的，所述第一金属区和第二金属区中设置有功函数大于4.0eV的金属。

具有较高功函数的金属在本发明中具有更好的性能。

更进一步的是，所述第一金属区和第二金属区中设置的金属为Ni、Ti和Au中的一种或几种构成的合金。

进一步的，所述第一金半接触132具有能使第一势垒区122耗尽的半导体势垒层；所述第二金半接触133具有能使第二势垒区124耗尽的半导体势垒层；所述第一金半接触132的半导体势垒层和第二金半接触的半导体势垒层的厚度为1～10纳米。

本方案中，提出通过金半接触的势垒层来控制沟道的耗尽，因此具备可通过控制势垒层的厚度来实现控制沟道耗尽的优点。

更进一步的，所述第一金半接触132的半导体势垒层中掺杂有能使第一势垒区122的二维电子气耗尽的F离子或C1离子；所述第二金半接触133的半导体势垒层中掺杂有能使第二势垒区124的二维电子气耗尽的F离子或C1离子；所述F离子或C1离子的浓度为10¹²～10²⁰/cm³。

本方案中，采用势垒层加上F离子或C1离子的方式，共同控制沟道耗尽，因此具备可通过控制势垒层中离子浓度来实现控制沟道耗尽的优点。