[发明专利]基于AVALON总线的多通道模拟量实时采集与缓存方法

权利要求书

1.基于AVALON总线的多通道模拟量实时采集与缓存方法，其特征在于，该方法是基于AVALON总线的多通道模拟量实时采集与缓存系统实现，该系统内嵌在FPGA中，它包括：32路模拟量实时采集与控制模块(1)、AD当前值寄存器模块(2)、FIFO模块(3)、时间间隔控制模块(4)、AD当前值至FIFO控制模块(5)、AD的主SPI模块(6)和模拟开关的主SPI模块(7)，上述模块均挂接在AVALON总线上；该方法包括：模拟量实时采集方法和模拟量实时缓存方法；

模拟量实时采集方法，包括以下步骤：

FPGA中的32路模拟量实时采集与控制模块(1)向模拟开关的主SPI模块(7)的发送寄存器写入数据，所述模拟开关的主SPI模块(7)开启模拟开关的其中一路通道；

FPGA中的32路模拟量实时采集与控制模块(1)发出AD的主SPI发送寄存器地址，并向AD的主SPI模块(6)写入数据，启动AD转换芯片，对输入AD转换芯片的模拟信号进行AD转换；

FPGA中的32路模拟量实时采集与控制模块(1)发出AD的主SPI接收寄存器地址，并发出读使能信号；

FPGA中的32路模拟量实时采集与控制模块(1)读取AD转换芯片获得的AD转换值；

FPGA中的32路模拟量实时采集与控制模块(1)发出当前模拟开关开通通道的当前寄存器地址，并将读取的AD转换值写入该当前寄存器中，完成一路通道的模拟量采集；

FPGA中的32路模拟量实时采集与控制模块(1)对模拟开关的主SPI模块(7)中发送寄存器的写入数据进行更新，重复上述模拟量实时采集方法进行下一路通道的模拟量采集；

模拟量实时缓存方法，包括以下步骤：

FPGA中的AD当前值至FIFO控制模块(5)发出FIFO的状态寄存器地址；

FPGA中的AD当前值至FIFO控制模块(5)从AD当前值寄存器模块(2)中读取数据；

FPGA中的AD当前值至FIFO控制模块(5)发出FIFO模块(3)的数据寄存器地址，并将数据写入FIFO模块(3)的数据寄存器中；

FPGA中的AD当前值至FIFO控制模块(5)读取FIFO模块(3)的状态寄存器，判断FIFO是否满，若是则停止向FIFO模块(3)写数据；否则重复上述模拟量实时缓存方法，继续向FIFO模块(3)写数据；

FIFO模块(3)将数据写入外部存储设备，完成当前模拟量的缓存；

时间间隔控制模块(4)用于控制32路模拟量实时采集与控制模块(1)采集模拟信号的时间间隔。

2.根据权利要求1所述的基于AVALON总线的多通道模拟量实时采集与缓存方法，其特征在于，基于AVALON总线的多通道模拟量实时采集与缓存系统还包括：微处理器和定时器；FPGA中的微处理器能够通过写入周期至定时器，作为从AD当前值寄存器取样的时间间隔。

3.根据权利要求1所述的基于AVALON总线的多通道模拟量实时采集与缓存方法，其特征在于，在模拟量实时采集方法所有步骤之前，首先上电复位，使得所有的读写操作无效，输出数据清零。

4.根据权利要求1所述的基于AVALON总线的多通道模拟量实时采集与缓存方法，其特征在于，FPGA通过AVALON总线上的AD主SPI接口与AD转换芯片进行数据传输。

5.根据权利要求1所述的基于AVALON总线的多通道模拟量实时采集与缓存方法，其特征在于，FPGA通过AVALON总线上的模拟开关主SPI接口与FPGA向模拟开关进行数据传输。

6.根据权利要求1所述的基于AVALON总线的多通道模拟量实时采集与缓存方法，其特征在于，FIFO为Altera的内核。

7.根据权利要求2所述的基于AVALON总线的多通道模拟量实时采集与缓存方法，其特征在于，FPGA能够通过微处理器读取FIFO数据，然后通过DDR3控制内核将缓存数据存储至外部的DDR3内。

8.根据权利要求1所述的基于AVALON总线的多通道模拟量实时采集与缓存方法，其特征在于，能够写入周期配置的定时器内核为时间间隔控制器。