[发明专利]一种锁存比较器

说明书

技术领域

本发明涉及模拟集成电路领域，具体涉及一种锁存比较器。

背景技术

比较器是模拟集成电路中一个重要且基本的模块，广泛应用于模拟信号到数字信号的转换过程中，例如模数转换器(ADCs)、数模转换器(DACs)。比较器的主要有开环比较器、开关电容比较器、锁存比较器和预放大锁存比较器等。目前比较器的发展趋势为高速、高精度，而速度和精度往往又互相制约。现有的高速比较器一般采用锁存比较器或预放大锁存比较器，但是其不能同时兼顾速度和精度，通常是实现了高速，精度不够高；或实现了高精度，速度却有限。

发明内容

本发明的目的就是提供一种锁存比较器，能够有效解决上述问题，实现比较器的高速和高精度运行。

为实现上述目的，本发明采用以下技术方案进行实施：

一种锁存比较器，其特征在于：包括顺次连接的预放大器、缓冲级电路模块和锁存器，缓冲级电路模块包括依次设置的N型缓冲器和P型缓冲器，N型缓冲器的输出端与正反馈电路模块的输入端相连接，正反馈电路模块的输出端与预放大器的输出端并接后接入N型缓冲器的输入端。

上述技术方案中，预放大器保证比较器较大的带宽特性，正反馈电路模块加在预放大器的输出上，实现更高的增益，以提高比较器的精度和速度。

附图说明

图1为本发明的结构示意框图；

图2为预放大器的电路结构原理图；

图3为N型缓冲器的电路结构原理图；

图4为P型缓冲器的电路结构原理图；

图5为正反馈电路模块的结构原理图；

图6为的锁存器电路结构原路图。

具体实施方式

为了使本发明的目的及优点更加清楚明白，以下结合实施例对本发明进行具体说明。应当理解，以下文字仅仅用以描述本发明的一种或几种具体的实施方式，并不对本发明具体请求的保护范围进行严格限定。

本发明采取的技术方案如图1所示，一种锁存比较器，包括顺次连接的预放大器11、缓冲级电路模块和锁存器14，缓冲级电路模块包括依次设置的N型缓冲器12和P型缓冲器13，N型缓冲器12的输出端与正反馈电路模块15的输入端相连接，正反馈电路模块15的输出端与预放大器11的输出端并接后接入N型缓冲器12的输入端。Vin、Vout为比较器的输入和输出信号；输入信号Vin进入预放大器11，预放大器11的输出信号为Output1，信号Output1进入N型缓冲器12，N型缓冲器12输出信号为Output2，信号Output2分两路，一路进入正反馈电路模块15，正反馈电路电路模块的输出信号连接到预放大器11的输出端，另一路进入下一级P型缓冲器13，P型缓冲器13输出信号为Output3，信号Output3进入锁存器14，锁存器14输出比较器的输出信号Vout。上述技术方案中，预放大器11保证比较器较大的带宽特性，正反馈电路模块15加在预放大器11的输出上，实现更高的增益，以提高比较器的精度和速度。

具体的操作方案为：

预放大器11可采用二极管负载的差分单级放大器，具体如图2所示，预放大器11包括晶体管M1、M2，预放大器11的正负极输入信号Vin1+、Vin1-以及预放大器11的正负极输出信号Vout1+、Vout1-，晶体管M1、M2的源极分别连接电压电源，晶体管M1的栅极与漏极短接并连接负极输出信号Vout1-和晶体管M3的漏极，晶体管M3的栅极分别连接开关Phi11的一端和开关Phi21的一端，开关Phi11的另一端接入电压信号Vref，开关Phi21的另一端接入正极输入信号Vin1+；晶体管M2的栅极与漏极短接，并连接正极输出信号Vout1+和晶体管M4的漏极，晶体管M4的栅极分别连接开关Phi12的一端和开关Phi22的一端，开关Phi12的另一端接入电压信号Vref，开关Phi22的另一端接入负极输入信号Vin1-；晶体管M3、M4的源极连接并连接晶体管M5的漏极，晶体管M5的栅极连接偏置电压信号Vb1，晶体管M5的源极连接地。开关Phi11、开关Phi12、开关Phi21、开关Phi22均为传输门开关。