[发明专利]一种LDPC码型的构造方法及系统

说明书

技术领域

本发明涉及信号处理领域，具体涉及一种LDPC码型的构造方法及系统。

背景技术

1948年，Shannon(C.E.Shannon，A mathematical theory of communication[J]，Bell Syst.Tech.J,1948,(27):379-423,623-656)提出信道编码理论，从此开创了信道编码理论这一研究领域。60多年来，涌现出许多优秀的码型。其中，低密度奇偶校验码(即LDPC码)以其逼近香农限的纠错性能和可并行译码的特点在数据无线传输方面得到了诸多应用。

在LDPC码应用过程中，其译码器性能的优劣直接决定了LDPC码能否充分发挥其纠错性能。目前的LDPC码译码器大多是基于数字电路实现的，但是，数字译码器的高功耗、低效能比导致LDPC码无法用于很多对功耗要求较严格的场合。近年来，研究人员发现基于模拟电路的LDPC码译码器具有低功耗、高效能比等特点，能极大地降低LDPC码译码器的功耗，拓展了LDPC码的使用范围。但是，由于LDPC模拟译码器采用模拟电流、电压信号代替经过采样量化的数字信号进行处理，这要求LDPC模拟译码器采用全并行的计算结构。因此模拟译码器的设计复杂度随着码长的增加而线性增长。高设计复杂度是导致模拟译码器没有大规模投入使用的主要原因。

在LDPC码模拟译码器的设计过程中，由于其适用码长受到设计复杂度的限制，因此其性能一直都没有达到令人满意的水平。2006年，Saied Hemati等人提出一种基于最小和译码算法的(32,8)模拟译码器模型，为最早提出的LDPC模拟译码器，但是其码长仅为32。2013年，Alireza Rabbani Abolfazli等人提出了一种基于TS-LDPC(Turbo-Structured LDPC)码字的码长为(120,75)的模拟译码器，提出的模拟译码器的码长相比之前的(32,8)已经有了很大的增加，但是(120,75)的码长还是没有满足实际工程中的LDPC性能需求。另外，LDPC码模拟译码器对于传播延时与处理延时容忍度的研究表明，LDPC码模拟译码器对于芯片内布局布线传播延时与片内处理延时的差异具有较强的容忍度。

可见，LDPC码的模拟译码器长期受制于长码译码器的设计复杂度高的问题，难以实现实际应用。

因此，需要设计一种LDPC码型，以降低LDPC码模拟译码器的设计复杂度。

发明内容

针对现有技术的不足，本发明提供一种LDPC码型的构造方法及系统，能够有效降低LDPC码模拟译码器的设计复杂度。

为解决以上技术问题，本发明提供如下技术方案：

第一方面，本发明提供了一种LDPC码型的构造方法，包括：

形成M×M的第一基本矩阵A、第二基本矩阵B、第三基本矩阵C和第四基本矩阵D；

根据所述矩阵A、矩阵B、矩阵C和矩阵D分别生成LDPC码的校验矩阵H_LDPC矩阵的四种子矩阵H_A、H_B、H_C和H_D；

形成(4×u×M)×(4×u×M)双对角方阵H_P；

根据H_A、H_B、H_C、H_D和H_P按照下面方式形成目标码长为8×u×M的LDPC码的H_LDPC矩阵，其中u为扩展因子，1≤u≤M；

其中，所述形成M×M的第一基本矩阵A包括：

S11.形成包含有M个元素的行向量S_A，根据M和预设的变量r和q，行向量S_A通过下述步骤形成：

步骤1a，获得初始行向量P＝[p₁,p₂,…,p_M]，其中每个元素的值为p₁＝0,p₂＝1,…,p_M＝M-1，变量l＝M、c1＝1；

步骤1b，获取变量t＝mod(r×c1+q,M+1-c1)+1，其中函数mod(x,y)表示求变量x除以变量y后的余数；

步骤1c，获取行向量S_A中第c1个元素的值：S_A(c1)＝M-p_t；

步骤1d，使得变量c2＝t；