[发明专利]用于跨越限幅器的判决反馈均衡的方法和系统

说明书

一种用于跨越限幅器的判决反馈均衡的系统和方法。串行接收器包括数据限幅器和跨越限幅器，并且串行接收器利用多个数据权重为数据限幅器实现判决反馈均衡。串行接收器还使用在数据权重的相应对之间内插的跨越权重来为跨越限幅器实现判决反馈均衡。跨越权重可由任何适当的内插方法来形成，包括线性内插、三次内插或样条内插。

相关申请的交叉引用

本申请要求2014年5月1日递交的标题为“IMPROVED EDGE EQUALIZATION VIAADJUSTMENT OF UNROLL THRESHOLD FOR CROSSING SLICER(对跨越限幅器的经由展开阈值的调整的改善型边沿均衡)”的美国临时申请61/987,402号的优先权和权益，这里通过引用并入该申请的全部内容。

技术领域

以下描述涉及非理想(例如，有损)信道上的数字数据的传送，更具体而言涉及用于减轻跨越限幅器(crossing slicer)中的符号间干扰的预测性判决反馈均衡器，该符号间干扰来源于通过非理想信道的传送。

背景技术

高速数字数据链路可能遭受符号间干扰，尤其在传送信道中存在损耗、反射或其他不完美的情形中更是如此。符号间干扰可具有如下影响：在给定的时钟周期期间接收到的信号包括以下两者的线性组合：(i)在发送器处在相应的时钟周期期间发送的比特，以及(ii)在数个先前时钟周期期间发送的比特。利用被称为判决反馈均衡(decision feedbackequalization，DFE)的技术可减轻符号间干扰的影响，该技术涉及在每个时钟周期期间利用在数个先前时钟周期期间接收到的比特的线性组合来校正采样点处的接收信号。

串行接收器可包括两个限幅器(slicer)，例如数据限幅器和跨越限幅器(crossing slicer)。数据限幅器接收的串行信号可由从先前接收的比特和信道特性的模型计算出的抽头(tap)的总和来校正。来自被称为第一数据抽头的最近接收的比特(或者“最末比特”)的校正可利用被称为预测性判决反馈均衡(预测性DFE，其也可被称为推测性DFE或循环展开DFE)的技术来生成，其中计算两个校正项，一个对应于最末比特中接收到的1，并且一个对应于最末比特中接收到的0；然后一旦最末比特的二进制值可用，然后就使用复用器(MUX)来选择这两个校正项中的适当的一个。对跨越限幅器接收的串行信号的类似校正可被执行，但用于数据限幅器的抽头可能不会为跨越限幅器提供要求的校正的准确估计——跨越限幅器在与数据限幅器不同的时间点采样。从而，需要一种提供跨越限幅器中的符号间干扰的经改善的减轻的系统。

发明内容

本公开的实施例的各方面针对的是用于跨越限幅器的判决反馈均衡的系统和方法。串行接收器包括数据限幅器和跨越限幅器，并且利用多个数据权重为数据限幅器实现判决反馈均衡。串行接收器还利用在数据权重的相应对之间内插的跨越权重来为跨越限幅器实现判决反馈均衡。跨越权重可由任何适当的内插方法来形成，包括线性内插、三次内插或样条内插。

根据本发明的实施例，提供了一种用于操作数字链路的方法，该方法包括：由数据限幅器和数据判决反馈均衡器(DFE)处理输入信号，数据DFE包括多个数据权重；以及由跨越限幅器和跨越DFE处理输入信号，跨越DFE包括多个跨越权重，多个跨越权重中的跨越权重等于在数据权重的多个数据权重中的第一数据权重和多个数据权重中的第二数据权重之间内插的值。

在一个实施例中，该值是由线性内插在第一数据权重和第二数据权重之间内插的。

在一个实施例中，该值是由阶数大于1的多项式内插在第一数据权重和第二数据权重之间内插的。

在一个实施例中，该值是由三次内插在第一数据权重和第二数据权重之间内插的。

在一个实施例中，该值是由样条内插在第一数据权重和第二数据权重之间内插的。

在一个实施例中，该方法包括利用跨越限幅器的输出来控制本地时钟的相位。