[发明专利]一种栅漏电容缓变的超结功率器件及其制造方法

权利要求书

1.一种栅漏电容缓变的超结功率器件，包括：

在半导体衬底的底部设有第一掺杂类型的漏区，该漏区的上部设有第一掺杂类型的衬底外延层；

所述衬底外延层的内部设有凹陷在该衬底外延层内部的用于与衬底外延层杂质形成电荷平衡的多个相互平行的第二掺杂类型的柱状掺杂区，该柱状掺杂区的宽度相等，且相邻的柱状掺杂区之间的间距相等；

所述柱状掺杂区的顶部分别设有第二掺杂类型的体区，该体区超出相对应的柱状掺杂区两侧并延伸至所述衬底外延层的内部；

其特征在于：

所述体区设有两种或两种以上不相等的宽度；

所述体区内部的两侧分别设有第一掺杂类型的源区，该源区与相邻的衬底外延层之间的体区层构成器件的沟道区；

所述沟道区上部设有栅介质层和栅极，所述栅极之间由绝缘介质层隔离，该绝缘介质层覆盖所述栅极、衬底外延层和体区；

所述绝缘介质层内部设有接触孔，该接触孔内填充有金属层，该金属层与所述体区和源区形成欧姆接触。

2.根据权利要求1所述的一种栅漏电容缓变的超结功率器件，其特征在于所述体区的宽度依次设为：A、A+1B、A、A+1B、A、…；或者依次设为：A、A+1B、…、A+nB、A+(n-1)B、…、A、A+1B、…、A+nB、A+(n-1)B、…、A、…，其中：n≥2。

3.根据权利要求1所述的一种栅漏电容缓变的超结功率器件，其特征在于所述第一掺杂类型为n型掺杂，所述第二掺杂类型为p型掺杂；或者所述第一掺杂类型为p型掺杂，所述第二掺杂类型为n型掺杂。

4.根据权利要求1所述的一种栅漏电容缓变的超结功率器件，其特征在于所述衬底外延层的材质为硅。

5.根据权利要求1所述的一种栅漏电容缓变的超结功率器件，其特征在于所述体区和衬底外延层的上部设有栅极电阻，该栅极电阻与所述体区和衬底外延层之间设有介质层，所述栅极通过所述栅极电阻与外部电路连接。

6.根据权利要求1-5任一项所述的一种栅漏电容缓变的超结功率器件的制造方法，其特征在于，包括如下具体步骤：

步骤一：在第一掺杂类型的漏区的上部形成第一掺杂类型的衬底外延层；

步骤二：在所述衬底外延层的内部形成凹陷在该衬底外延层内部的用于与衬底外延层杂质形成电荷平衡的多个相互平行的第二掺杂类型的柱状掺杂区，该柱状掺杂区的宽度相等，且相邻的柱状掺杂区之间的间距相等；

步骤三：在所述柱状掺杂区的顶部形成第二掺杂类型的体区，该体区超出相对应的柱状掺杂区的两侧并延伸至所述衬底外延层的内部，且所述体区设有两种或两种以上不相等的宽度；

步骤四：在所述体区和衬底外延层的表面形成栅介质层，并在该栅介质层的上部形成多晶硅介质层；

步骤五：刻蚀所述多晶硅介质层和栅介质层，刻蚀后剩余的多晶硅介质层形成器件的栅极,并同时形成位于所述体区和衬底外延层上部的栅极电阻；

步骤六：首先自对准地进行低浓度的第一掺杂类型的离子注入,然后再进行源区光刻；或者直接进行源区光刻，然后再进行第一掺杂类型的离子注入，在所述体区的内部形成器件的源区；

步骤七：覆盖所形成的结构淀积绝缘介质层，之后刻蚀所述绝缘介质层，在该绝缘介质层的内部形成接触孔；

步骤八：进行第二掺杂类型的离子注入，在所述体区的内部形成体区的接触区；

步骤九：覆盖所形成的结构淀积的金属层，该金属层覆盖所述栅极并填满所述接触孔。

7.根据权利要求6所述的一种栅漏电容缓变的超结功率器件的制造方法，其特征在于步骤四所述栅介质层的材质为氧化硅、氮化硅、氮氧化硅、氧化铪或高介电常数的绝缘材料。

8.根据权利要求6所述的一种栅漏电容缓变的超结功率器件的制造方法，其特征在于步骤七所述绝缘介质层的材质为硅玻璃、硼磷硅玻璃或磷硅玻璃。

9.根据权利要求6所述的一种栅漏电容缓变的超结功率器件的制造方法，其特征在于步骤九所述金属层的材质为铜、铝、钨、钛、氮化钛或氮化钨中的一种或两种或两种以上形成的合金。