[发明专利]基于DIP多基岛的引线框架及用其制造封装件的方法

说明书

技术领域

本发明属于半导体制造技术领域，涉及一种引线框架，特别涉及一种基于DIP多基岛的引线框架；本发明还涉及一种用该引线框架制造封装件的方法。

背景技术

长期以来，DIP系列产品封装制造大多为单载体或双载体的两排引线框架模式，但是受引线框架压延铜箔制造技术、冲压模具及冲压技术的影响，封装方面受塑封模具、电镀选镀技术、切筋成形模具技术、上芯/压焊设备的识别精度和工作窗口范围等条件的制约，传统单/双基岛两排框架模式不仅生产效率低，对工厂产能、人力等造成较大浪费。而且产品外形尺寸一致性差，封装成品率低，导致生产成本高、效率低。

经过多年的摸索发展，根据低成本、高封装数量封装需求的市场变化。相对于封装成本较高的BGA、MCM等产品，组合功能的多芯片集成封装已经成为封装的一大趋势，由此产生了DIP平面多载体、多芯片封装，且发展趋势极为迅速。

目前集成电路封装，在承载芯片的基岛设计上，大多采用单个或两个基岛的设计，该设计实现封装的芯片数量较少（1个或2个），且对封装厂来说产品成本较高（1个芯片或2个芯片需求较长焊线、较多包封树脂）、同时实现功能单一（模拟或混合信号）。由于集成电路发展趋势的高集成度和小型化，对于低端DIP系列的封装产品，不增加成本的多芯片组合封装就成为组合功能的消费类电子封装需求。

发明内容

本发明的目的是提供一种基于DIP多基岛的引线框架，能够增加一个单元内包封芯片的数量。

本发明的另一个目的是提供一种用上述引线框架制造低成本、多芯片、多功能封装件的方法。

为实现上述目的，本发明所采用的技术方案是：一种基于DIP多基岛的引线框架，包括框架本体，框架本体上设有多列第一框架单元组和多列第二框架单元组，第一框架单元组和第二框架单元组间隔设置，所有第一框架单元组中第一框架单元的数量相同；所有第二框架单元组中第二框架单元的数量相同，第一框架单元上、沿引脚的排列方向设有第一基岛和第三基岛，第一基岛和第三基岛通过栅条与第一框架单元的四个内引脚相连接，第一框架单元上还设有第二基岛，第一基岛和第三基岛位于栅条与第二基岛之间，第一框架单元的另外四个内引脚与第二基岛相邻设置；第二框架单元上、沿引脚的排列方向对称设有第四基岛和第六基岛，第四基岛与第六基岛通过另一条栅条与第二框架单元的四个内引脚相连接，第二框架单元上设有第五基岛，第四基岛和第六基岛位于另一条栅条与第五基岛之间，第二框架单元的另外四个内引脚与第五基岛相邻设置；第五基岛和第二基岛均通过连接条与框架本体的边框相连接；一个框架单元中朝向相邻框架单元的内引脚与该相邻框架单元朝向该框架单元的内引脚交错设置。

本发明所采用的另一个技术方案是：一种用上述引线框架制造封装件的方法，具体按以下步骤进行：

步骤1：减薄晶圆，得到表面粗糙度Ra0.10mm的芯片；减薄后多芯片平面封装件中所用芯片厚度380μm，减薄后多芯片堆叠封装件中所用芯片厚度200μm；

步骤2：采用DIP封装通用划片工艺对厚度为380μm的芯片进行划片；

采用DIP封装通用划片工艺对直接粘贴于载体上的厚度为200μm的芯片进行划片，划片时采用防裂片工艺；在对不直接粘贴于载体上的芯片进行划片时，先将加热后有粘性的胶片膜粘贴在该芯片的背面，然后采用DIP封装通用划片工艺进行划片，划片时采用防裂片工艺；

步骤3：上芯：

对于多芯片平面封装件：

先在一个第一框架单元的第一基岛上粘接第一IC芯片，接着在与该第一框架单元相邻的第二框架单元的第四基岛上粘接第一IC芯片，依次进行整条框架每个框架单元上第一IC芯片的粘接，整条框架第一IC芯片粘取完毕后，进行第二条框架第一IC芯片的粘接，直至整批框架上第一IC芯片粘接完毕；在第二基岛上粘接第二IC芯片，接着再在第五基岛上粘接第二IC芯片；依次在整条框架的每个框架单元中粘贴第二IC芯片，整条框架第二IC芯片粘接完毕后，进行第二条框架第二IC芯片的粘接，直至整个框架上第二IC芯片粘接完毕；在第三基岛粘接第三IC芯片，再在第二框架单元的第六基岛上粘贴第三IC芯片；依次在整条框架的每个框架单元上粘贴第三IC芯片，整条框架粘贴第三IC芯片后，进行第二条框架上第三IC芯片的粘贴，直至整个框架上第三IC芯片粘接完毕；上芯后进行烘烤；

对于多芯片堆叠封装件：