[发明专利]包括鳍式场效应晶体管的集成电路器件及其形成方法

权利要求书

1.一种形成鳍式FET的方法，所述方法包括：

在基底上形成包括铟(In)的鳍状沟道区；

在所述基底上形成邻近于所述沟道区的深源/漏区；和

在所述沟道区和所述深源/漏区之间形成源/漏延伸区，其中：

所述源/漏延伸区的相反的侧壁分别接触所述沟道区和所述深源/漏区；

所述源/漏延伸区包括In_yGa_1-yAs，和y在约0.3-约0.5的范围内，且

其中所述深源/漏区包括In_zGa_1-zAs，和z在约0.6-约1的范围内。

2.根据权利要求1所述的方法，其中所述沟道区中的铟浓度大于所述源/漏延伸区中的铟浓度。

3.根据权利要求2所述的方法，其中形成所述沟道区包括形成包括In_xGa_1-xAs的沟道区，和x在约0.5-约0.6的范围内。

4.根据权利要求3所述的方法，其中x为约0.53。

5.根据权利要求4所述的方法，其中y为约0.4。

6.根据权利要求3所述的方法，其中所述深源/漏区中的铟浓度大于所述沟道区中的铟浓度。

7.根据权利要求6所述的方法，进一步包括形成接触所述深源/漏区的上部表面的接触区，其中所述深源/漏区的一部分接触所述接触区且包括纯InAs。

8.根据权利要求3所述的方法，其中所述基底包括InP基底或In_aGa_1-aAs，和a为约0.53或更小。

9.根据权利要求3所述的方法，其中：

所述基底包括InP基底；和

形成所述包括In_xGa_1-xAs的沟道区包括形成晶格匹配到所述InP基底的In_xGa_1-xAs图案。

10.根据权利要求1所述的方法，其中形成所述沟道区和所述源/漏延伸区包括：

在所述基底上形成初步沟道区；

在所述初步沟道区上形成掩模图案；

使用所述掩模图案作为蚀刻掩模蚀刻所述初步沟道区以形成所述沟道区；和

使用所述沟道区作为晶种层外延生长所述源/漏延伸区。

11.根据权利要求1所述的方法，其中形成所述深源/漏区包括使用所述源/漏延伸区作为晶种层外延生长所述深源/漏区。

12.根据权利要求1所述的方法，其中：

形成所述深源/漏区包括形成邻近于所述沟道区的第一侧壁的第一深源/漏区，使得所述所述源/漏延伸区的相反的侧壁分别接触所述沟道区的第一侧壁和所述第一深源/漏区的侧壁；和

所述方法进一步包括形成接触与所述沟道区的第一侧壁相反的所述沟道区的第二侧壁的第二深源/漏区。

13.根据权利要求1所述的方法，其中所述源/漏延伸区在从所述沟道区到所述深源/漏区的方向上的宽度为约10nm。

14.根据权利要求1所述的方法，进一步包括形成覆在所述沟道区上方的栅电极，其中接触所述沟道区的侧壁的所述源/漏延伸区的相反的侧壁之一基本上与所述栅电极的侧壁对齐，使得在所述源/漏延伸区中形成结。