[发明专利]基于FPGA实现MIPI多种LANE数的数据信号的方法和装置

说明书

技术领域

本发明涉及MIPI液晶模组的显示和测试领域，具体地指一种基于FPGA实现MIPI多种LANE数的数据信号的方法和装置。

背景技术

MIPI显示模组(以下简称模组)是被广泛使用在各种便携显示设备和手机上的一种显示设备，此种模组及其所用的MIPI视频信号具有功耗低、可靠性高、传输率高、能适应不同大小分辨率的特点。

当显示中小分辨率的视频图像时，视频信号会被分配到1到4个LANE的MIPI数据线上送给模组，视频分辨率越高数据量越大，其视频信号被分配到的MIPI数据线LANE数也越多。当显示超高清分辨率的视频图像时，视频数据量巨大，需要更多的LANE数传输和更高的传输率，但由于MIPI协议对单个标准化模组的LANE数限制(1到4个LANE数)以及每个LANE的传输率的限制，因此出现了8LANE或16LANE MIPI模组和传输方式。

对8LANE或16LANE的MIPI模组的传输方式基本原理就是讲所要显示视频图像按某种方式进行分屏处理(如左右半分屏、奇偶像素分屏等)，从而完整的视频图像被分为两个或四个分屏视频数据，相应的，8LANE或16LANE的MIPI模组也被分为两个或四个子模组，为确保最大的视频传输率，每个子模组自身则为4LANE的标准模组，因此分屏视频数据被对应的传输给各个子模组里，之后MIPI模组再将它们进行合并来显示出正常画面。

然而目前在此类MIPI模组产品的生产、调试、检测过程中，仍然使用标准模组的MIPI图像发生设备，即需要多种设备同时产生不同分屏的图像数据送入模组来完整显示。这样不仅操作麻烦、每个分屏图像同步困难、易于出错、检测效果不理想、且生产率较低。

发明内容

针对现有技术的不足，本发明的目的是提供一种通过一片FPGA芯片来输出多种MIPI数据LANE数的信号，可实现1到4LANE、8LANE、16LANE的MIPI信号的基于FPGA实现MIPI多种LANE数的数据信号的方法和装置。

为实现上述目的，本发明所设计的一种基于FPGA实现MIPI多种LANE数的数据信号的方法，其特殊之处在于，包括如下步骤：

1)从上层接收MIPI配置信息，进行配置操作，所述MIPI配置信息包括MIPI模组LANE数、模组分屏方式、RGB位宽、MIPI传输控制参数和MIPI输出电气配置；

2)根据所述MIPI配置信息中的MIPI模组LANE数和模组分屏方式将输入的RGB视频信号转换为四路分屏视频数据；

3)根据所述MIPI配置信息中的RGB位宽将四路分屏视频数据转换为四路字节数据；

4)对所述四路字节数据进行组包，形成四路MIPI组包数据；

5)根据所述MIPI配置信息中的MIPI模组LANE数，将所述四路MIPI组包数据分配到每个数据LANE上，形成MIPI信号；

6)根据所述MIPI配置信息中的MIPI传输控制参数对所述每个数据LANE上的MIPI信号进行MIPI传输操作；

7)根据所述MIPI配置信息中的MIPI输出电气配置对所述每个数据LANE上的MIPI信号进行输出电气和传输特性调整，然后将所述每个数据LANE上的MIPI信号发送至MIPI模组显示。

优选地，所述步骤2)之后还包括将所述四路分屏视频数据缓存的步骤，以确保后续模块能同步进行操作。

优选地，所述步骤2)中当所述MIPI模组LANE数为1～4LANE时，将输入的RGB视频信号转换为四路全分屏视频数据输出；当所述MIPI模组LANE数为8LANE时，将输入的RGB视频信号转换为四路二分屏视频数据输出；当MIPI模组LANE数为16LANE时，将输入的RGB视频信号转换为四路四分屏视频数据输出。本发明能实现包括LANE数为1、2、3、4、8、16的MIPI模组的数据信号。

优选地，所述步骤3)之后还包括对所述四路字节数据进行同步操作的步骤，避免前序操作所产生的添加包相关参数引起的数据不同步。

优选地，所述步骤6)中MIPI传输操作包括根据所述MIPI传输控制参数中的MIPI时钟的HS-LP时序输出控制所述每个数据LANE上的MIPI信号分别以HS状态和LP状态输出。根据MIPI DSI协议的规定，MIPI信号包括HS状态和LP状态两种传输模式。