[发明专利]半导体结构

说明书

本发明提供一种半导体结构，包括基板、第一未掺杂半导体层、第二未掺杂半导体层以及至少一掺杂中间层。第一未掺杂半导体层配置于基板上。第二未掺杂半导体层配置于第一未掺杂半导体层上。掺杂中间层配置于第一未掺杂半导体层与第二未掺杂半导体层之间。掺杂中间层的化学通式为In_xAl_yGa_1‑x‑yN，且0≤x≤1，0≤y≤1。因此，本发明提供的半导体结构能减少晶格差排在厚度方向上的延伸现象且能降低缺陷密度，并改善材料在成长过程中的翘曲情形。

技术领域

本发明涉及一种半导体结构，尤其涉及一种具有应力缓冲中间层的半导体结构。

背景技术

随着半导体科技的进步，现今的发光二极管已具备了高亮度的输出，加上发光二极管具有省电、体积小、低电压驱动以及不含汞等优点，因此发光二极管已广泛地应用在显示器与照明等领域。一般而言，发光二极管芯片采用宽能隙半导体材料，如氮化镓(GaN)等材料，来进行制作。然而，除了热膨胀系数以及化学性质的不同外，氮化镓与异质基板的晶格常数(lattice constant)也具有无法忽视的差异。所以，在异质基板上成长的氮化镓会因为晶格不匹配(lattice mismatch)而产生晶格差排(dislocation)的现象，且晶格差排又会沿着氮化镓层的厚度方向而延伸。再者，也由于氮化镓与异质基板的晶格不匹配的原因，氮化镓材料相对于异质基板会产生极大的结构应力，其中随着成长厚度越厚时，所累积的应力就越大，当超过某一临界值，材料层就无法承受此应力，而必须以其他形式来释放应力。此外，材料在成长过程中也会产生翘曲情形或龟裂。如此一来，除了会造成磊晶上的缺陷而使得发光二极管的发光效率降低，并且导致使用寿命缩短之外，也无法成长很厚的氮化镓。

发明内容

本发明提供一种半导体结构，其能减少晶格差排在厚度方向上的延伸现象且能降低缺陷密度，并改善材料在成长过程中的翘曲情形。

本发明的半导体结构，其包括基板、第一未掺杂半导体层、第二未掺杂半导体层以及至少一掺杂中间层。第一未掺杂半导体层配置于基板上。第二未掺杂半导体层配置于第一未掺杂半导体层上。掺杂中间层配置于第一未掺杂半导体层与第二未掺杂半导体层之间。掺杂中间层的化学通式为In_xAl_yGa_1-x-yN，且0≤x≤1，0≤y≤1。

在本发明的一实施例中，上述的至少一掺杂中间层为复数层掺杂中间层，且任两相邻的掺杂中间层相隔一间隔距离。

在本发明的一实施例中，上述每一掺杂中间层的厚度不相同。

在本发明的一实施例中，上述的第一未掺杂半导体层与第二未掺杂半导体层分别为III-V族元素半导体层。

在本发明的一实施例中，上述的III-V族元素半导体层包括氮化镓层、氮化铝铟镓层或砷化镓层。

在本发明的一实施例中，上述的掺杂中间层的形成温度低于第一未掺杂半导体层的形成温度与第二未掺杂半导体层的形成温度。

在本发明的一实施例中，上述的第一未掺杂半导体层的形成温度低于第二未掺杂半导体层的形成温度。

在本发明的一实施例中，上述的掺杂中间层的形成温度介于600℃至1100℃之间。

在本发明的一实施例中，上述的第一未掺杂半导体层的形成温度介于800℃至1200℃之间。

在本发明的一实施例中，上述的第二未掺杂半导体层的形成温度介于900℃至1300℃之间。

在本发明的一实施例中，上述的掺杂中间层的厚度介于1纳米至500纳米之间。

在本发明的一实施例中，上述的掺杂中间层具有掺杂元素，且掺杂元素为四族元素。

在本发明的一实施例中，上述的四族元素包括碳、锗或硅。