[发明专利]一种适用于DS-1帧接收侧解析的方法

说明书

一种适用于DS‑1帧接收侧的解析方法，所述方法包括步骤：接收来自DS‑1PHY的数据，将得到的数据传输至可编程逻辑阵列(FPGA)进行相关处理，得到DS‑1帧的帧头位置。将得到的DS‑1帧按ITU‑T G.704协议规定的帧格式解析出各个时隙。

技术领域

本发明属于PDH通信领域，具体涉及DS-1帧接收侧解析方法，以及实现同样功能的芯片、UE、仪器等。

背景技术

DS-1传输系统为早期PDH通信系统，它把24路数字语音信道按时分多路的原理复合在一条1.544Mb/s的高速信道上。复合的帧格式由ITU-T G.704标准定义。它包含24个DS0(64kbps)时隙，编号从1到24，每个时隙8bit，共192bit位。DS-1帧基本帧还包括一个F比特位(framing bit)，作为帧同步位，表示当前帧结束和下一帧的开始。因此一个完整的DS-1帧包含1个帧同步位和24个时隙共193比特，且该码流为串行码流，上一帧与下一帧紧密相连没有空隙，如图4所示。DS-1帧解析依靠DS复帧解析出帧同步序列，从而定位出帧同步位。

ITU-T G.704标准定义了两种DS-1帧复接方式，分别为SF帧和ESF帧。

SF帧格式如表一：

表一

ESF帧格式如表二：

表二

DS-1接收侧解析方法即在一组串行序列中，按照ITU-T G.704规定的复帧格式提取出F比特序列，从而定位DS-1帧。简言之，如果能提取出其中的24个F比特满足ITU-TG.704规定的复帧序列，则认为可以定位DS-1帧。依据ITU-T G.704，SF帧的24位F比特序列为：1000_1101_1100_1000_1101_1100，ESF帧24位比特序列为：xxx0_xxx0_xxx1_xxx0_xxx1_xxx1，其中x代表任意值。

由于DS-1帧仅依靠这1比特用做帧定位，目前现有方案大部分基于遍历搜索，耗时较长。

发明内容

本发明的目的是解决DS-1接收机中由于采用传统解帧方法带来的解析时间较长的问题，本发明提供了一种快速解析DS-1帧的方法。

本发明提供的适用于DS-1帧接收侧快速解析方法，包含以下步骤：

第1、经过线路侧PHY处理后将线路侧的电信号转换为逻辑侧的串行数字序列，并传输至可编程逻辑阵列(FPGA)。通过可编程逻辑阵列(FPGA)将得到的数字序列存储至RAM中，为了达到快速检索DS-1帧的目的，对RAM做如下处理：

第1.1，设置RAM为地址总线位宽为13比特。

第1.2，高5比特作为各个基本帧存储的基地址，按照ITU-T标准规定，DS-1复帧最高为24帧，因此选取5比特作为基本帧的基地址，满足：

2⁵>24。

第1.3，低8比特作为基本帧各个bit的存储地址，按照ITU-T标准规定，DS-1基本帧为193比特，满足：

2⁸>193。