[发明专利]一种视频变换的实现方法及装置

说明书

技术领域

本发明涉及数字视频信号编解码技术领域，尤其涉及一种视频变换的实现方法及装置。

背景技术

随着视频编码技术的快速发展，越来越多的视频编码标准进入了应用领域，如MPEG系列标准、H.264标准、VC-1标准以及HEVC标准，其中HEVC标准是由国际电信组织(ITU)和运动图像专家组(MPEG)联合制定的最新国际视频编码标准。以往的视频编码标准支持8X8以下大小的变换单元，为了提高压缩效率，更适合超高分辨率视频的编码，HEVC标准引入了16X16和32X32大小的变换单元，而随着变换单元的增大，变换运算的复杂度会以指数倍增加，这大大增加了硬件实现的复杂度。

HEVC标准发布以来，与其相关的视频变换硬件实现方法的技术方案有限，例如有：1)复旦大学提出的专利申请“一种HEVC标准中8X8IDCT变换的实现方法”(专利申请号201310241147.5)，该发明通过将8×8的变换矩阵分解成稀疏矩阵相乘以及相加的形式，减小8×8IDCT变换中矩阵相乘的计算复杂度，从而降低系统的硬件开销。2)西安电子科技大学提出的专利申请“适于高性能视频标准HEVC的变换编码器”(专利申请号201310283390.3)，该发明通过将复杂的乘法操作分解至多级电路并使用移位器、加法器和减法器实现，即使用多级移位器、加法器和减法器替代矩阵乘法器，以简化电路结构。

可见，现有的视频变换的硬件实现方法是通过硬件的专用性来减小硬件电路面积，但是，一方面，该实现方法只适用于HEVC标准，不能兼容以往的视频编码标准；另一方面，该实现方法只适用于特定尺寸的变换单元，不能适用于多种尺寸的变换单元；再一方面，该实现方法只适用于DCT变换(Discrete Cosine Transform，离散余弦变换)或IDCT变换(Inverse Discrete Cosine Transformation，逆离散余弦变换)，不能同时适用于DCT变换和IDCT变换。总之，现有的视频变换的实现方法通用性不高。

发明内容

本发明提供一种视频变换的实现方法及装置，其通用性较强。

一方面，本发明提供视频变换的实现方法，所述方法包括：

将H×L的二维DCT变换分解为串联的L×H的一维DCT变换L×L*L×H和H×L的一维DCT变换H×H*H×L，所述L×L*L×H表示L×L的系数矩阵与L×H的输入矩阵相乘，所述H×H*H×L表示H×H的系数矩阵与H×L输入矩阵相乘；

设置基本蝶形运算单元和基本矩阵乘法运算单元；

根据所述基本蝶形运算单元和基本矩阵乘法运算单元，对所述L×H的一维DCT变换的输入矩阵进行分解和合并操作，得到所述L×H的一维DCT变换的输出矩阵；

根据所述基本蝶形运算单元和基本矩阵乘法运算单元，对所述H×L的一维DCT变换的输入矩阵进行分解和合并操作，得到所述H×L的一维DCT变换的输出矩阵。

另一方面，本发明提供一种视频变换的实现装置，所述装置包括分解模块、设置模块、第一运算模块和第二运算模块，其中，

所述分解模块，用于将H×L的二维DCT变换分解为串联的L×H的一维DCT变换L×L*L×H和H×L的一维DCT变换H×H*H×L，所述L×L*L×H表示L×L的系数矩阵与L×H的输入矩阵相乘，所述H×H*H×L表示H×H的系数矩阵与H×L输入矩阵相乘；

所述设置模块，用于设置基本蝶形运算单元和基本矩阵乘法运算单元；

所述第一运算模块，用于根据所述基本蝶形运算单元和基本矩阵乘法运算单元，对所述L×H的一维DCT变换的输入矩阵进行分解和合并操作，得到所述L×H的一维DCT变换的输出矩阵；

所述第二运算模块，用于根据所述基本蝶形运算单元和基本矩阵乘法运算单元，对所述H×L的一维DCT变换的输入矩阵进行分解和合并操作，得到所述H×L的一维DCT变换的输出矩阵。

又一方面，本发明提供一种视频变换的实现方法，所述方法包括：

将H×L的二维IDCT变换分解为串联的H×L的一维IDCT变换H×H*H×L和L×H的一维IDCT变换L×L*L×H，所述H×H*H×L表示H×H的系数矩阵与H×L输入矩阵相乘，所述L×L*L×H表示L×L的系数矩阵与L×H的输入矩阵相乘；

设置基本蝶形运算单元和基本矩阵乘法运算单元；

根据所述基本蝶形运算单元和基本矩阵乘法运算单元，对所述H×L的一维IDCT变换的输入矩阵进行分解和合并操作，得到所述H×L的一维IDCT变换的输出矩阵；