[发明专利]半导体装置

说明书

技术领域

本说明书所公开的技术涉及一种具备肖特基电极的半导体装置。

背景技术

形成有利用半导体层与肖特基电极之间的势垒高度而发挥特定功能的半导体装置。例如，形成有利用半导体层与肖特基电极之间的势垒高度而发挥整流作用的肖特基二极管。

特开平8-45874号公报、特开2001-7351号公报、特开2001-135814号公报以及特开2003-92416号公报中，公开了一种与含有Si的半导体层肖特基接触的肖特基电极。在这些专利文献中提出了作为肖特基电极的材料而利用AlSi合金的技术方案。在AlSi合金的肖特基电极中，抑制了在电极中含有的Al向半导体层扩散，从而抑制了铝尖峰的产生。

发明内容

在半导体层的表面上形成AlSi合金的肖特基电极的工序中，为了减小半导体层与肖特基电极的界面电阻(interfaceresistance)，从而例如需要在还原环境下实施500℃的热处理。在实施这种热处理时，在AlSi合金的肖特基电极中包含的Al将向半导体层与肖特基电极的界面扩散而析出Si，从而产生Si节结。为了减小半导体层与肖特基电极的界面电阻，从而需要抑制Si节结的产生。

本说明书的目的在于，提供一种具备了抑制Si节结的产生的肖特基电极的半导体装置。

本说明书所公开的半导体装置的一个实施方式为，具备：半导体层，其含有Si；肖特基电极，其与半导体层的一个主面的至少一部分肖特基接触。肖特基电极的材料为，含有选自Ti、Ta、Nb、Hf、Zr、W、Mo以及V中的至少一种的AlSi合金。

在Ti、Ta、Nb、Hf、Zr、W、Mo或V的过渡性金属被添加到AlSi合金中而被使用时，具有对AlSi合金中包含的Al的扩散进行抑制的效果。由于上述实施方式的半导体装置的肖特基电极含有这此过渡性金属中的至少一种，因此抑制AlSi合金中所包含的Al向半导体层与肖特基电极的界面扩散而Si析出，从而抑制Si节结的产生。

附图说明

图1为模式化地表示第一实施例的半导体装置的主要部分剖视图。

图2为表示第一实施例的半导体装置的反方向漏电流特性。

图3为模式化地表示第二实施例的半导体装置的主要部分剖视图。

具体实施方式

(第一实施例)

如图1所示，半导体装置1为被称为肖特基二极管的种类的半导体装置，并具备：硅单结晶的半导体层10、对半导体层10的下表面进行被膜的阴极电极22以及对半导体层10的上表面进行被膜的阳极电极24。

半导体层10具有：n⁺型的阴极区11、n型的缓冲区12、n^－型的漂移区13以及n型的势垒区14。

阴极区11被设置于半导体层10的下层部，并露出于半导体层10的下表面。阴极区11通过利用离子注入技术而向半导体层10的下表面导入磷而被形成。阴极区11的杂质浓度为大约1×10¹⁷～5×10²⁰cm^-3。

缓冲区12被设置于半导体层10的下层部，并被配置在阴极区11与漂移区13之间。缓冲区12通过利用离子注入技术而向半导体层10的下表面导入磷而被形成。缓冲区12的杂质浓度为大约1×10¹⁶～1×10¹⁹cm^-3。

漂移区13被配置在缓冲区12与势垒区14之间。漂移区13为在半导体层10上形成了阴极区11、缓冲区12以及势垒区14的剩余部分。漂移区13的杂质浓度为大约1×10¹²～1×10¹⁵cm^-3。

势垒区14被配置在半导体层10的上层部，并露出于半导体层10的上表面。势垒区14通过利用离子注入技术而向半导体层10的上表面导入磷而被形成。势垒区14的杂质浓度为大约1×10¹⁵～1×10¹⁸cm^-3。此外，势垒区14的厚度为大约0.5～3.0μm。

阴极电极22由Ti层与AlSi合金层的双层膜构成，且Ti层与阴极区11接触。Ti层的膜厚为大约30nm，AlSi合金层的膜厚为大约1μm。AlSi合金层的Si浓度为大约原子百分比1％。阴极电极22经由Ti层而与阴极区11欧姆接触。阴极电极22通过利用蒸镀技术而在半导体层10的下表面上依次层压Ti层以及AlSi合金层而被形成。