[发明专利]用于存储器的低功率字线逻辑的系统和方法

说明书

本申请是申请日为2007年1月4日、申请号为200780001892.5、发明名称为“用于存储器的低功率字线逻辑的系统和方法”的专利申请的分案申请。

本申请案主张2006年1月4日申请的题为“用于利用功率选通的低功率设计的方法和设备(METHOD AND APPARATUS FOR LOW POWER DESIGN UTILIZING POWER GATING)”的第60/756,100号美国临时申请案，和2006年1月6日申请的题为“低功率字线逻辑(LOW-POWER WORD-LINE LOGIC)”的第60/756,856号美国临时申请案的权益，所述临时申请案每一者均转让给本申请案的受让人，且其全文以引用的方式并入本文中以用于所有目的。

技术领域

本发明大体上涉及减少存储器中的功率消耗的系统和方法，且更特定来说，本发明涉及限制存储器库中的字线的功率消耗的系统和方法。

背景技术

技术的进步已导致更小且更强大的个人计算装置。举例来说，多种便携式个人计算装置(包括无线计算装置，例如便携式无线电话、个人数字助理(PDA)和寻呼装置)的体积小、重量轻且易于由用户携带。更明确地说，例如蜂窝式(模拟和数字)电话和因特网协议(IP)电话的便携式无线电话可经由无线网络传送语音和数据包。另外，许多此种无线电话包括并入在其中的其它类型装置。举例来说，无线电话也可包括数码相机、数字摄影机、数字记录器和音频文件播放器。而且，此类无线电话可包括可用以接入因特网的网页界面。同样，这些无线电话包括显著的计算能力。

通常，便携式计算装置是由电池供电。因此，经常要求便携式装置的电子电路满足严格的能量要求。由于芯片上的晶体管的数目不断增加而这些晶体管的阈值电压不断减小，所以经由晶体管的漏泄能量变得越来越重要。

当前的微处理器一般包括密集高速缓冲存储器，所述高速缓冲存储器包括许多晶体管。据估计，漏泄能量占由65nm部件在活动操作模式下消耗的1级(L1)高速缓冲存储器能量的30％且占使用0.13微米工艺所制造的半导体装置的2级(L2)高速缓冲存储器能量的80％。

随着处理频率与动态随机存取存储器(DRAM)存取时间之间的间隙不断变宽，半导体装置制造商已越来越多地利用电路小片上静态随机存取存储器(SRAM)来满足性能要求。因此，在许多芯片中，SRAM阵列可占据多达60％的电路小片面积。由于大部分SRAM电路元件在任意给定时间是闲置的，所以SRAM阵列为电流漏泄的重要来源。

已提议：当处理器处于特殊功率节省模式(例如睡眠模式(其中在唤醒时恢复SRAM状态)或停止模式(其中使SRAM内容无效))时，沿存储器可寻址单元来选通到字线逻辑的电源。这些模式通常受软件控制且增加装置的复杂性和额外开销。

因此，提供一种减少存储器装置的电流漏泄的改进的功率控制机制将是有利的。

发明内容

在特定实施例中，一种减少存储器的功率消耗的方法包括接收存取存储器装置的请求。所述存储器装置包括解码器、多个字线驱动器和多个字线，其中每一字线与所述多个字线驱动器中的一字线驱动器相关联。在所述解码器中解码所述请求以确定与所述请求相关联的地址。选择性地为所述多个字线驱动器中的一字线驱动器供电以存取所述存储器装置的所述地址，但不为所述多个字线中的其它字线供电。所述字线驱动器与特定字线相关联，所述字线与与所述请求相关联的所述地址有关。

在特定实施例中，选择性地为所述字线驱动器供电包括选择性地启用所述特定字线的头开关和脚开关中的至少一者以将所述字线驱动器耦合到电源。所述头开关可包括p沟道晶体管且所述脚开关可包括n沟道晶体管。在又一特定实施例中，所述方法包括切断到所述存储器装置的所述多个字线驱动器的每一者的功率。在另一实施例中，通过选择性地启用所述字线驱动器的反相器的p沟道晶体管而选择性地为所述字线驱动器供电，以使用与所述多个字线驱动器相关联的扩散电容对局部电容充电。在另一实施例中，通过分别从电源电容和局部虚拟接地对头开关和脚开关充电来选择性地为所述字线驱动器供电。在一个特定说明性实施例中，所述存储器装置为静态随机存取存储器(SRAM)。在另一特定实施例中，所述存储器装置为例如一级或二级高速缓冲存储器的高速缓冲存储器。