[发明专利]一种移位寄存器及其驱动方法、驱动电路和显示装置

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器及其驱动方法、驱动电路和显示装置。

背景技术

图1为现有技术中移位寄存器的结构示意图。如图1所示，所述移位寄存器包括十个晶体管M1至M10和第一电容C1，具体连接关系如下：

第一晶体管M1的栅极与第一极连接，第一晶体管M1的第二极与第二晶体管M2的第一极、第三晶体管M3的栅极、第六晶体管M6的栅极、第八晶体管M8的栅极、第十晶体管M10的第一极、第一电容C1的第一极连接于P1，第一电容C1的第二极与第三晶体管M3的第二极、第四晶体管M4的第一极连接，第四晶体管M4的栅极与第五晶体管M5的第一极、第九晶体管M9的第一极及栅极连接，第五晶体管M5的第二极与第六晶体管M6的第一极、第十晶体管M10的第一极连接于P3，第九晶体管M9的第二极与第五晶体管M5的栅极、第八晶体管M8的第一极连接于P2。

所述第一晶体管M1的第一极与移位寄存器的输入端G(N-1)连接，所述线束电容C1的第二极与移位寄存器的输出端G(N)连接。所述第二晶体管M2的栅极与移位寄存器的复位端G(N+1)连接。所述第三晶体管M3的第一极与所述第一时钟信号线CLK连接，所述第五晶体管M5的第一极与所述第二时钟信号线CLKB连接。晶体管M2、M4、M6、M8和M10的第二极与移位寄存器的低电平输入端VSS连接。

图2为图1所示移位寄存器的工作时序图。如图2所示，DATA代表数据信号。所述移位寄存器的详细工作原理属于现有技术，在此不再赘述。然而，随着市场对显示面板的窄边框和分辨率的要求越来越多，上述移位寄存器的复杂结构和低性能已经无法满足要求。

发明内容

为解决上述问题，本发明提供一种移位寄存器及其驱动方法、驱动电路和显示装置，用于解决现有技术中现有技术中移位寄存器的结构复杂和性能较低的问题。

为此，本发明提供一种移位寄存器，包括输入单元、输出单元和复位单元；

输入单元分别与输入端、第一电压端、第一节点以及第二节点连接，用于根据所述输入端和所述第一电压端的输入信号控制所述第一节点的电位；

输出单元分别与输出端、所述输入端、所述第一电压端、所述第一节点以及时钟信号端连接，用于在所述第一节点的电位控制下根据所述输入端和所述时钟信号端的输入信号控制所述输出端的输出信号；

复位单元分别与复位端、所述输出端、所述第一节点、所述第二节点以及第二电压端连接，用于根据所述复位端和所述第二电压端的输入信号控制所述第二节点的电位。

可选的，所述输入单元包括第一晶体管和第九晶体管；

所述第一晶体管的第一极与所述第一电压端连接，所述第一晶体管的栅极与所述输入端连接，所述第一晶体管的第二极与所述第一节点连接；

所述第九晶体管的第一极与所述第二节点连接，所述第九晶体管的栅极与所述第一电压端连接，所述第九晶体管的第二极与所述第一电压端连接。

可选的，所述输出单元包括第三晶体管、第十一晶体管和第一电容；

所述第三晶体管的第一极与所述时钟信号端连接，所述第三晶体管的栅极与所述第一节点连接，所述第三晶体管的第二极与所述输出端连接；

所述第一电容并联于所述第一晶体管的栅极与第二极之间；

所述第十一晶体管的第一极与所述输入端连接，所述第十一晶体管的栅极与所述第一电压端连接，所述第十一晶体管的第二极与所述输出端连接。

可选的，所述复位单元包括第二晶体管、第四晶体管、第五晶体管和第十晶体管；

所述第二晶体管的第一极与所述第一节点连接，所述第二晶体管的栅极与所述复位端连接，所述第二晶体管的第二极与所述第二电压端连接；

所述第四晶体管的第一极与所述输出端连接，所述第四晶体管的栅极与所述第二节点连接，所述第四晶体管的第二极与所述第二电压端连接；

所述第五晶体管的第一极与所述第二节点连接，所述第五晶体管的栅极与所述第一节点连接，所述第五晶体管的第二极与所述第二电压端连接；

所述第十晶体管的第一极与所述第一节点连接，所述第十晶体管的栅极与所述第二节点连接，所述第十晶体管的第二极与所述第二电压端连接。

可选的，所述晶体管全部为N型晶体管或者P型晶体管。

本发明还提供一种移位寄存器的驱动方法，所述移位寄存器包括上述任一移位寄存器，所述第一电压端为高电平，所述第二电压端为低电平，所述驱动方法包括：