[发明专利]移位寄存器及其驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器，包括触发复位模块、上拉模块、第一电容和下拉模块，其特征在于，还包括去噪模块，所述触发复位模块、所述上拉模块、所述下拉模块和所述第一电容的第一端连接于上拉节点；所述去噪模块的第一端连接所述第一电容的第二端，所述去噪模块的第二端连接所述下拉模块和传递信号输出端；所述上拉模块和所述下拉模块均与所述移位寄存器的输出端连接；所述上拉模块与所述传递信号输出端连接；

所述触发复位模块，用于根据起始信号输入端输入的起始信号和复位信号输入端输入的复位信号对所述上拉模块触发或复位；

所述上拉模块，用于对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号上拉；

所述第一电容，用于在上拉阶段提升所述上拉节点的电位；

所述下拉模块，用于对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号下拉；

所述传递信号输出端，用于输出本级移位寄存器与上一级移位寄存器和下一级移位寄存器之间的级间传递信号；

所述去噪模块，用于在下拉阶段对所述传递信号输出端输出的传递信号去噪。

2.根据权利要求1所述的移位寄存器，其特征在于，所述去噪模块包括第九晶体管，所述第九晶体管的栅极和第一极连接所述第一电容的第二端，所述第九晶体管的第二极连接所述传递信号输出端和所述下拉模块。

3.根据权利要求1所述的移位寄存器，其特征在于，所述去噪模块包括第九晶体管，所述第九晶体管的第一极连接所述第一电容的第二端，所述第九晶体管的栅极和第二极连接所述传递信号输出端和所述下拉模块。

4.根据权利要求2或3所述的移位寄存器，其特征在于，所述上拉模块包括第一子模块和第二子模块，所述第一子模块和所述第二子模块连接于所述上拉节点，所述第一子模块连接第一时钟信号端，所述第二子模块连接第一电源；所述第一子模块连接所述传递信号输出端，所述第二子模块连接所述移位寄存器的输出端；

所述第一子模块用于对所述传递信号输出端输出的信号上拉；

所述第二子模块用于对所述移位寄存器的输出端输出的信号上拉。

5.根据权利要求4所述的移位寄存器，其特征在于，所述下拉模块包括第三子模块和第四子模块，所述第三子模块和所述第四子模块连接于下拉节点，所述第三子模块连接第二时钟信号端和所述第一电源，所述第四子模块连接第二电源、所述第九晶体管的第二极和所述传递信号输出端，且所述第四子模块与所述第一子模块和所述第二子模块连接于所述上拉节点；

所述第三子模块用于在下拉阶段控制所述下拉节点的电位；

所述第四子模块用于对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号下拉。

6.根据权利要求5所述的移位寄存器，其特征在于，所述第一子模块包括第四晶体管，所述第四晶体管的栅极连接所述上拉节点和所述第一电容的第一端，所述第四晶体管的第一极连接所述第一时钟信号端，所述第四晶体管的第二极连接所述传递信号输出端、所述第九晶体管的第二极和所述第四子模块；

所述第二子模块包括第三晶体管，所述第三晶体管的栅极连接所述上拉节点，所述第三晶体管的第一极连接所述第一电源和所述第三子模块，所述第三晶体管的第二极连接所述移位寄存器的输出端和所述第四子模块。

7.根据权利要求6所述的移位寄存器，其特征在于，所述第三子模块包括第五晶体管和第六晶体管，所述第五晶体管的栅极和第一极连接所述第二时钟信号端，所述第五晶体管的第二极连接所述第六晶体管的栅极；所述第六晶体管的第一极连接所述第一电源和所述第三晶体管的第一极，所述第六晶体管的第二极连接所述下拉节点；

所述第四子模块包括第七晶体管、第八晶体管、第十晶体管和第十一晶体管，所述第十晶体管的栅极和所述第七晶体管的第一极均连接所述上拉节点；所述第十晶体管的第一极、所述第七晶体管的栅极、所述第八晶体管的栅极和所述第十一晶体管的栅极均连接所述下拉节点；所述第十晶体管的第二极、所述第七晶体管的第二极、所述第八晶体管的第二极和所述第十一晶体管的第二极均连接所述第二电源；所述第八晶体管的第一极连接所述第九晶体管的第二极、所述第四晶体管的第二极和所述传递信号输出端；所述第十一晶体管的第一极连接所述第三晶体管的第二极和所述移位寄存器的输出端。