[发明专利]一种双线性插值放大算法的高效率FPGA实现方法和装置

说明书

技术领域

本发明涉及通信技术领域，尤其涉及一种双线性插值放大算法的高效率FPGA实现方法和装置。

背景技术

双线性插值又称为双线性内插，可以采用双线性插值来实现视频的缩放。双线性插值是两个变量的插值函数的线性插值扩展，双线性插值的核心思想是在两个方向上分别进行一次线性插值。如图1所示，假设已知函数f在Q₁₁＝(x₁,y₁)，Q₁₂＝(x₁,y₂)，Q₂₁＝(x₂,y₁)，Q₂₂＝(x₂,y₂)这四个点的值，为了得到未知函数f在p＝(x,y)的值，首先，在x方向上进行线性插值，得到R₁和R₂，然后在y方向上进行线性插值，得到p，即得到f(x,y)。如果在x方向的放大倍数为kx，y方向的放大倍数为ky，则当输出任意点(X_n,Y_n)时，根据放大倍数kx，ky，可以求出对应的原像素点由于该值一般为小数，因此可以表示为(X_k+u,Y_k+v)。如图2所示，(X_k+u,Y_k+v)的值可以由周围四点的值以及权重系数得到。其中，F₀₀＝(1-u)*(1-v)，F₁₀＝v*(1-u)，F₀₁＝u*(1-v)，F₁₁＝u*v。基于上述各参数，通过双线性插值方式，可以得到f(Xn,Yn)，且f(Xn,Yn)＝F₀₀f(X_k,Y_k)+F₀₁f(X_k+1,Y_k)+F₁₀f(X_k,Y_k+1)+F₁₁f(X_k+1,Y_k+1)。针对视频数据中的每个像素点(Xn,Yn)，可以基于函数f(Xn,Yn)实现视频缩放。

在基于上述双线性插值实现视频缩放的过程中，放大倍数kx和放大倍数ky使用了两个乘法器，F₀₀、F₁₀、F₀₁和F₁₁使用了四个乘法器，f(Xn,Yn)中的四个系数乘以四个数据使用了四个乘法器，将输出结果还原为初始点使用了两个乘法器(Xout*kx、Yout*ky)，即上述过程一共需要12个乘法器。

上述方式需要使用的乘法器数量较多，不能实现乘法器资源的高效利用，对于乘法器数量较少的FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片，将无法进行双线性插值的计算，也就无法实现视频缩放。

发明内容

本发明实施例提供一种双线性插值放大算法的高效率FPGA实现方法和装置，以减少需要使用的乘法器数量，对于乘法器数量较少的FPGA芯片，也能够实现视频缩放。

为了达到上述目的，本发明实施例提供的技术方案如下所示：

本发明实施例提供一种双线性插值放大算法的高效率现场可编程门阵列FPGA实现方法，应用于采用双线性插值来实现视频缩放的FPGA芯片中，所述方法包括以下步骤：

获得待缩放视频帧中当前像素点的上一个已缩放像素点的权重系数，并利用所述上一个已缩放像素点的权重系数计算得到当前像素点的权重系数；

利用所述当前像素点的权重系数计算得到所述当前像素点的缩放函数；

利用所述缩放函数对所述当前像素点的视频数据进行视频缩放处理。