[发明专利]一种2bitspercircle高速逐次逼近型模数转换器

权利要求书

1.一种2bits per circle高速逐次逼近型模数转换器，其特征在于，包括：

开关S2、采样开关S1和S3，适于根据采样信号进行导通，且当高位大电容已经完成建立时，开关S1和S3仍然保持断开，而开关S2第二次导通；

电容阵列DAC1和DAC2，适于电路处于采样阶段且当开关S1、S2和S3同时闭合时，其采样极板同时对输入信号VIN+和VIN-进行采样；并适于当高位大电容已经完成建立时，电容阵列DAC2的电容非采样极板重新置位为采样时的状态，而电容阵列DAC1的电容保持接对应的基准电压，再经历一次逐次逼近的过程；

比较器COMP1、COMP2和COMP3，适于电路处于采样结束后且当开关S1、S2和S3同时断开时，将电容阵列DAC1和DAC2采样极板上的电压VP与VN之差和三个基准电压同时进行比较，三个比较器每次比较输出一个三位温度计码；

编码电路，适于将该三位温度计码转换为两位二进制码，实现每个比较周期输出两位数字码；

与电容阵列DAC1对应的开关阵列SW1以及与电容阵列DAC2对应的开关阵列SW2，适于将每个比较周期产生的两位数字码，同时依次从最高位到最低位逐级控制电容阵列DAC2和DAC1相应的两位电容接对应的基准电压，当电容阵列DAC2的电容都接上对应的基准电压时，电容阵列DAC1也完成了和对应基准的连接，且高位大电容已经完成建立；

移位寄存器和数字校正单元，适于对每个比较周期输出的两个数字码进行整合后并行输出。

2.根据权利要求1所述的2bits per circle高速逐次逼近型模数转换器，其特征在于，所述电容阵列DAC1为高位电容阵列，其包括N个并联的电容，N为偶数，N个电容大小从最高位到最低位依次为2^(2N-1)C，2^(2N-2)C，…，2^(N+1)C，2^NC，其中C为单位电容的容值；电容阵列DAC2为低位电容阵列，其包括N+1个并联的电容，N+1个电容大小从最高位到最低位依次为2^(N-1)C，2^(N-2)C，…，2C，C，C，其中C为单位电容的容值，DAC2中的最低位电容C的非采样极板始终接共模电压VCM。

3.根据权利要求1或2所述的2bits per circle高速逐次逼近型模数转换器，其特征在于，所述电容阵列DAC1和DAC2的采样极板可通过采样开关S1和S3进行采样，并可通过开关S2来控制这两个采样极板是否连接在一起。

4.根据权利要求1所述的2bits per circle高速逐次逼近型模数转换器，其特征在于，所述编码电路包括低位数字码产生电路和高位数字码产生电路，该低位数字码产生电路包括一个同或门和一个与门，同或门的两个输入端与比较器COMP2和COMP3的正向输出端连接，与门的两个输入端与同或门的输出端和比较器COMP1的正向输出端连接，与门的输出端产生两位数字码中的低位，记为CODEL；该高位数字码产生电路包括一个与门和一个或门，与门的两个输入端与比较器COMP1和COMP2的正向输出端连接，或门的两个输入端与与门的输出端和比较器COMP3的正向输出端连接，或门的输出端产生两位数字码中的高位，记为CODEM。

5.根据权利要求1所述的2bits per circle高速逐次逼近型模数转换器，其特征在于，所述模数转换器还包括与每个所述比较器输出端对应连接的与非门，该与非门的输出端输出时钟信号Valid。