[发明专利]具有宽带宽的锁相环电路

说明书

具有宽带宽的锁相环电路。锁相环电路包括相位检测器、环滤波器、电压受控振荡器和分割器。分割器包括控制器以及存储用于正弦反馈信号的信号等级的查找表的存储器。分割器接收来自电压受控振荡器的输出信号并且以预定顺序生成对应于查找表中的值的输出信号以生成正弦反馈信号。分割器针对来自电压受控振荡器的输出信号的每一个周期生成新输出并且使得能够实现达到或超出参考信号频率的PLL带宽。

技术领域

本公开大体涉及电子电路的领域，并且更具体地涉及锁相环电路。

背景技术

锁相环电路（PLL）是在无线电、电信、计算机和其它电子应用中广泛采用的电子控制电路。PLL的几个常见应用包括信号解调、从噪声信道的信号恢复、输入频率的倍数处的稳定频率的生成（频率合成）、以及诸如微处理器之类的数字逻辑电路中的精确定时的时钟脉冲的分布。由于单个集成电路可以提供完整的锁相环建立块，所以该技术广泛用在现代电子设备中。这些电路可以产生从几分之一赫兹直到许多千兆赫兹的输出频率。

图7描绘了被配置为参照较低频率输入信号生成较高频率输出信号的现有技术PLL 700中的功能单元的布置。PLL 700包括相位检测器/相位频率检测器708、低通环滤波器712、电压受控振荡器（VCO）716和分频器720。外部频率生成器产生被应用到相位检测器708的输入的参考输入信号704。相位检测器的输出通过环滤波器712并且经滤波的输出操作VCO 716。VCO 716生成输出信号740，其被传递给分频器720，并且分频器720的输出向相位检测器708提供反馈。在一些实施例中，相位检测器708是乘法器电路，其通过利用参考频率信号调制反馈信号来将反馈信号下变频到DC（0 Hz）或近乎DC。VCO 716被调谐到对应于较高频率谐波的频率范围，使得PLL 740的输出是输入参考信号704的较高频率倍数。

在其中PLL 700生成倍频输出的情形中，较高频率输出信号740将不对应于较低频率输入信号704。分频器720接收较高频率输出740并且在与相位检测器708的输入参考信号704相同的频率处生成较低频率输出。相位检测器708标识来自分频器720的输出信号的相位与输入参考信号704之间的偏差。如果输入参考信号和反馈信号是锁相的，则这两个信号正交于彼此（以90°分离）。相位检测器708响应于输入和输出信号的相位之间的任何误差而生成经校正的输出信号。因而，PLL电路使用负反馈环来校正输入参考信号与输出信号之间的相位差异。

具有宽带宽的PLL由于VCO而以减小的相位噪声操作。如本文所使用的，术语“带宽”是指对应于PLL电路可以从输出信号与输入参考信号的相位中的差异之间的扰动恢复的速率的频率。宽带宽使得PLL电路能够比具有较窄带宽的PLL电路更高效地操作，因为宽带宽PLL更高效地对来自VCO噪声的输出信号中的噪声进行滤波并且因而对于相同噪声性能，可以使用具有较高等级相位噪声的VCO。较高噪声的VCO设备还在操作期间消耗比较低噪声VCO较少的电力，较低噪声VCO被要求供较窄带宽PLL配置使用。在PLL中，相位噪声VCO是PLL中的显著电力消费者，通常在超出PLL电力的＞50%，并且需要高电力消耗以减小独立VCO的相位噪声。附加地，宽PLL带宽减小VCO上拉现象，该现象在接近VCO频率的强RF信号（诸如无线电发射器信号）改变VCO频率时发生。宽PLL带宽还帮助从一个频率到另一频率非常快速的PLL转变。