[发明专利]低压差电压调节器及供电系统

权利要求书

1.一种低压差电压调节器，其特征在于，其包括功率管、误差放大器、反馈电压采样电路、控制晶体管、使能端、输出电容、控制开关和输出端VO，

所述功率管的源极与电源端相连，其漏极与输出端VO相连，其栅极与误差放大器的输出端相连，误差放大器的第二输入端与参考电压相连；

所述反馈电压采样电路的输入端与输出端VO相连，所述反馈电压采样电路的输出端与所述误差放大器的第一输入端相连，所述反馈电压采样电路用于采样所述输出端VO的电压并输出反馈电压；

所述控制晶体管的第一连接端与电源端相连，其第二连接端与功率管的栅极相连，其控制端与使能端相连；

所述控制开关和输出电容依次连接于所述输出端VO和接地端之间，所述控制开关的控制端与所述使能端相连，所述使能端用于接收使能信号。

2.根据权利要求1所述的低压差电压调节器，其特征在于，

当所述使能信号为第一逻辑电平时，其使控制晶体管导通，将功率管的栅极电压拉高至电源电压，从而关断功率管，实现关闭低压差电压调节器，同时，该第一逻辑电平使控制开关关断，以切断输出电容与输出端VO的连接；

当所述使能信号为第二逻辑电平时，其使控制晶体管关断，此时，功率管的栅极电压受误差放大器的输出端控制，同时，该第二逻辑电平使控制开关导通，以实现输出电容与输出端VO相连，从而实现重启低压差电压调节器。

3.根据权利要求2所述的低压差电压调节器，其特征在于，其还包括连接于控制开关的控制端和使能端之间的逻辑控制电路，所述逻辑控制电路的第一输入端与使能端相连，其第二输入端与输出端VO相连，其第三输入端与输出电容和控制开关之间的连接节点相连，其输出端与所述控制开关的控制端相连，

当所述使能信号为第二逻辑电平时，若输出端VO的电压小于V1-Vos，则所述逻辑控制电路输出控制信号以使得控制开关关断，若输出端的电压VO的电压大于等于V1-Vos时，所述逻辑控制电路使控制开关导通，

其中，V1为输出电容和控制开关之间的连接节点的电压值，VO为输出端VO的电压值，Vos为预先设定的偏差电压，

当所述使能信号为第一逻辑电平时，所述逻辑控制电路输出控制信号以使得控制开关关断。

4.根据权利要求3所述的低压差电压调节器，其特征在于，

所述逻辑控制电路包括比较器、电压源和逻辑单元，所述比较器的第一输入端与输出端VO相连，其第二输入端与电压源的负极相连，该电压源的正极与输出电容和控制开关之间的连接节点相连，比较器的输出端与逻辑单元的一个输入端相连；所述逻辑单元的另一个输入端与使能端相连，所述逻辑单元的输出端与控制开关的控制端相连，所述电压源的电压值为所述偏差电压的电压值。

5.根据权利要求4所述的低压差电压调节器，其特征在于，

所述偏差电压Vos的取值范围为：0＜Vos＜50mV。

6.根据权利要求4所述的低压差电压调节器，其特征在于，

所述功率管为PMOS晶体管；

所述误差放大器的第一输入端为正相输入端，其第二输入端为负相输入端；

所述反馈电压采样电路包括串联于所述输出端VO和接地端之间的电阻R2和电阻R1，电阻R2和电阻R1之间的连接节点为所述反馈电压采样电路的输出端。

7.根据权利要求6所述的低压差电压调节器，其特征在于，

所述控制晶体管为PMOS晶体管，所述控制晶体管的第一连接端为源极，其第二连接端为漏极，其控制端为栅极；或

所述控制晶体管为PNP双极型晶体管，所述控制晶体管的第一连接端为射极，其第二连接端为集电极，其控制端为基极。

8.根据权利要求7所述的低压差电压调节器，其特征在于，

所述比较器的第一输入端为正相输入端，其第二输入端为负相输入端；所述逻辑单元包括与门；使能信号的第一逻辑电平为低电平，其第二逻辑电平为高电平。

9.根据权利要求3所述的低压差电压调节器，其特征在于，

所述控制晶体管为NMOS晶体管，所述控制晶体管的第一连接端为漏极，其第二连接端为源极，其控制端为栅极；或

所述控制晶体管为NPN双极型晶体管，所述控制晶体管的第一连接端为集电极，其第二连接端为射极，其控制端为基极。

10.一种供电系统，其特征在于，其包括被供电电路和如权利要求1-9任一所述的低压差电压调节器，

所述低压差电压调节器通过其输出端VO给被供电电路供电，所述被供电电路为ARM处理器。