[发明专利]一次编程存储电路及其操作方法

权利要求书

1.一种一次编程存储电路，包括：

存储单元，包括具有浮栅的第一存储晶体管和第二存储晶体管，分别用于存储不同的第一逻辑值和第二逻辑值；

写入电路，包括第一晶体管和第二晶体管，分别与第一存储晶体管和第二存储晶体管相连接，用于分别对第一存储晶体管和第二存储晶体管进行编程；

读取电路，包括第三晶体管和第四晶体管，用于将所述存储单元的第一逻辑值和第二逻辑值转换成不同电平的输出信号；以及

第一开关和第二开关，分别连接在第一存储晶体管和第三晶体管之间以及第二存储晶体管和第四晶体管之间，用于在写入操作中断开存储单元和读取电路，以及在读取操作中连接存储单元和读取电路；

其中，所述第三晶体管和第四晶体管的控制端共同连接至所述第三晶体管的第二电流端且第一电流端共同接地，以在所述第四晶体管的第二电流端提供所述读取电路的输出信号；

所述第一晶体管的控制端接收第一写入信号，其第二电流端连接至所述第一存储晶体管的第一电流端，其第一电流端接地；

所述第二晶体管的控制端接收第二写入信号，其第二电流端连接至所述第二存储晶体管的第一电流端，其第一电流端接地。

2.根据权利要求1所述的一次编程存储电路，其中，所述第一存储晶体管和所述第二存储晶体管的第二电流端共同连接至电源电压，所述第三晶体管的第二电流端经由第一开关连接至所述第一存储晶体管的第一电流端，所述第四晶体管的第二电流端经由第二开关连接至所述第二存储晶体管的第一电流端。

3.根据权利要求2所述的一次编程存储电路，还包括：

或门，所述或门的第一输入端和第二输入端分别接收第一写入信号和第二写入信号；以及

选择电路，所述选择电路的输入端连接至所述或门的输出端，从而在写入操作期间从多个电源电压中选择一个作为编程电压。

4.根据权利要求2所述的一次编程存储电路，还包括复位和锁存电路，用于在上电时复位所述读取电路的输出信号，以及在读取操作后锁存所述读取电路的输出信号。

5.根据权利要求4所述的一次编程存储电路，其中，所述复位和锁存电路包括：

第一非门和第二非门，串联连接在所述第四晶体管的第二电流端和输出端之间；

或非门，所述或非门的第一输入端连接至第一非门和第二非门的中间节点，第二输入端接收上电复位信号；以及

传送门，连接在所述或非门的输出端和所述第四晶体管的第二电流端之间。

6.根据权利要求2所述的一次编程存储电路，其中，所述第一开关和所述第二开关分别为第五晶体管和第六晶体管，以及，所述一次编程电路还包括偏置电路，用于在写入操作期间断开第五晶体管和第六晶体管，以及在读取操作期间导通第五晶体管和第六晶体管。

7.根据权利要求6所述的一次编程存储电路，其中，所述偏置电路在写入操作中禁用所述读取电路，以及在读取操作中使能所述读取电路。

8.根据权利要求7所述的一次编程存储电路，其中，所述偏置电路包括：

第七晶体管、电阻和第八晶体管，依次串联连接在电源电压和地之间，其中所述第八晶体管的控制端接收读取信号；

第九晶体管，所述第九晶体管的控制端接收读取信号，其第二电流端连接至电源电压，其第一电流端连接至所述第七晶体管、第五晶体管和第六晶体管的控制端；

第十晶体管，所述第十晶体管的第二电流端连接至所述第三晶体管和所述第四晶体管的控制端，其第一电流端接地；

第三非门，将读取信号的反相信号提供于所述第十晶体管的控制端。

9.根据权利要求2所述的一次编程存储电路，其中，所述第一开关和所述第二开关分别为P型MOSFET，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管分别为N型MOSFET，以及

其中所述P型MOSFET的控制端、第一电流端和第二电流端分别为栅极、漏极和源极，所述N型MOSFET的控制端、第一电流端和第二电流端分别为栅极、源极和漏极。