[发明专利]垂直全环栅器件系统及其制造方法

说明书

本发明提供了一种垂直全环栅器件系统及其制造方法。提供了用于形成纳米线器件的底部源极/漏极接触区的结构和方法。纳米线形成在衬底上。纳米线相对于衬底基本上垂直延伸，并且纳米线设置在顶部源极/漏极区和底部源极/漏极区之间。第一介电材料形成在底部源极/漏极上。第二介电材料形成在第一介电材料上。执行第一蚀刻工艺，以去除部分第一介电材料和部分第二介电材料，从而暴露部分底部源极/漏极区。执行第二蚀刻工艺，以去除第一介电材料的位于第二介电材料下面的一部分，以进一步地暴露底部源极/漏极区。第一含金属材料形成在暴露的底部源极/漏极区上。执行退火，以形成底部接触区。

技术领域

本发明描述的技术一般地涉及半导体器件，并且更具体地，涉及半导体器件的制造。

背景技术

随着半导体器件的部件尺寸的不断缩小(如，进入亚50nm领域)，在传统的平面器件中诸如短沟道效应和差的亚阈值特性的多种问题通常变得很严重。需要具有增强性能的诸如全环栅(GAA)器件的新颖的器件几何构型，以朝向更大的封装密度的器件和电路的方向发展。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面提供了一种在衬底上制造纳米线器件的方法，所述方法包括：在衬底上形成纳米线，所述纳米线相对于所述衬底基本上垂直延伸，并且所述纳米线设置在顶部源极/漏极区和底部源极/漏极区之间；在所述底部源极/漏极区上形成第一介电材料；在所述第一介电材料上形成第二介电材料；执行第一蚀刻工艺，以去除部分所述第一介电材料和部分所述第二介电材料，以暴露部分所述底部源极/漏极区；执行第二蚀刻工艺，以去除所述第一介电材料的位于所述第二介电材料下面的一部分，以进一步地暴露所述底部源极/漏极区；在所述暴露的底部源极/漏极区上形成第一含金属材料；以及对所述第一含金属材料和所述底部源极/漏极区执行退火，以形成底部接触区。

在该方法中，在所述第二蚀刻工艺期间，所述第一介电材料具有第一蚀刻速率；以及在所述第二蚀刻工艺期间，所述第二介电材料具有第二蚀刻速率，所述第二蚀刻速率小于所述第一蚀刻速率。

在该方法中，所述第一介电材料包括氧化物；以及所述第二介电材料包括以下材料中的一种或多种：氮化硅(SiN)、碳氮化硅(SiCN)、碳化硅(SiC)、碳氧化硅(SiOC)和碳氮氧化硅(SiOCN)。

在该方法中，通过离子注入几乎同时形成所述顶部源极/漏极区和所述底部源极/漏极区。

在该方法中，在所述离子注入之后形成所述第一介电材料。

该方法还包括：在所述纳米线上形成栅极介电材料；以及在所述栅极介电材料上形成导电材料；其中，基于所述第一介电材料和所述第二介电材料形成隔离层，以将所述导电材料与所述底部源极/漏极区分离。

该方法还包括：在所述顶部源极/漏极区上形成第二含金属材料；以及对所述第二含金属材料和所述顶部源极/漏极区执行退火，以形成顶部接触区。

在该方法中，所述衬底包括以下材料中的一种或多种：硅、硅锗、锗和III-V族材料。

在该方法中，通过沉积形成所述第一含金属材料。

在该方法中，通过硅化工艺形成所述底部接触区。

根据本发明的另一方面，提供了一种在衬底上制造纳米线器件的方法，所述方法包括：在衬底上形成纳米线，所述纳米线相对于所述衬底基本上垂直延伸，并且所述纳米线设置在顶部源极/漏极区和底部源极/漏极区之间；在所述纳米线上形成栅极介电材料；在所述栅极介电材料上形成导电材料；在所述顶部源极/漏极区上形成第一含金属材料；对所述第一含金属材料和所述顶部源极/漏极区执行退火，以形成顶部接触区；在所述底部源极/漏极区上形成第二含金属材料；以及对所述第二含金属材料和所述底部源极/漏极区执行退火，以形成底部接触区。