[发明专利]一种带清零端的D触发器

说明书

技术领域

本发明涉及半导体器件领域，特别涉及一种带清零端的D触发器。

背景技术

半导体器件在辐射环境中，周围的能量粒子会渗透到芯片内部，并发生电离辐射，在能量粒子的运动轨迹上产生一定数目的电子和空穴对。这些由于单个能量粒子电离辐射而产生的电子和空穴有可能在电场的作用下被电路的内部节点吸收，导致半导体器件功能异常。上述效应称为单粒子效应。

单粒子效应是一种随机效应。人们在1975年发现了Binder、通信卫星、JK触发器发生的异常翻转现象，经过不断的研究发现引发该异常翻转现象的因素包括宇宙射线中的高能质子、重离子、中子、电子和γ射线，以及陶瓷管壳所含的放射性同位素的α粒子等。单粒子翻转(SEU)主要发生于存储器件和逻辑电路中。1979年发现单个高能粒子能引起CMOS器件发生闭锁。1986年又发现单个高能粒子还能引起功率MOS器件发生单粒子烧毁。1987年又发现单粒子栅穿。进一步的模拟实验和在轨卫星的测试证实，几乎所有的集成电路都能发生单粒子效应。

随着半导体技术的迅猛发展，航天器用半导体器件的集成度不断提高，器件的特征尺寸越来越小，工作电压越来越小，相应地，临界电荷越来越小，导致集成电路越来越容易发生单粒子效应。D触发器是集成电路中使用最多的时序器件，这种器件在发生单粒子翻转和单粒子瞬态后，将会把错误信息保留下来，影响后续操作，从而导致整个系统错误或崩溃，造成严重的后果。此外，传统的D触发器在上电后将呈现不稳定态，不利于系统工作。

发明内容

本发明的目的在于提供一种带清零端的D触发器，用于实现D触发器的抗单粒子效应，保证D触发器输出信息的准确性。

一种带清零端的D触发器，包括时钟模块、延时滤波模块、主从级DICE锁存器模块、输出模块，其中主从级DICE锁存器模块根据从时钟模块输出的时钟信号，和通过所述延时滤波模块接收的外部数据信号，向数据输出模块输出相应的数据信号。

主从级DICE锁存器模块包括主级模块和从级模块，主级模块和从级模块上设置有清零端。

延时滤波模块接收外部数据信号，并将接收的外部数据信号分成第一路信号和第二路信号；所述延时滤波模块对第一路信号进行滤波处理，对第二路信号不做处理；当经延时滤波处理的第一路信号与第二路信号相同时，延时滤波模块输出数据；当经延时滤波处理的第一路信号与第二路信号不同时，延时滤波模块不输出数据。

延时滤波模块包括第一反相器、延时滤波通路、直通通路、第一三态反相器；第一反相器将外部数据分成第一路信号和第二路信号，第一路信号经延时滤波通路后进入第一三态反相器，第二路信号直接进入第一三态反相器。

从级模块包括第一至第四从节点，从节点为单粒子敏感节点，从节点依次逻辑相邻。

主级模块包括第一至第四主节点，主节点为单粒子敏感节点，主节点依次逻辑相邻；主节点和从节点物理上间隔排列。

在一些实施方式中，特别在主级模块上设置有四个清零端，从级模块上设置有四个清零端。清零端的作用是把输出置零，其好处是在电路上电时触发器有一个固定的输出信号，使电路处于一个稳定的状态，而不加清零端的触发器在上电后将容易呈现不稳定态，不利于系统工作，这种触发器一般用于不考虑上电状态的系统。

四个主节点和四个从节点物理上间隔排列。从级模块中的四个单粒子敏感点，当其中一个敏感点发生单粒子翻转时，相邻敏感点可以把错误纠正回来，只要避免相邻敏感点被单粒子轰击，即可确保节点的信息正确，主级亦如此。因此在版图布局时要把逻辑上的相邻敏感点分开，布局时把主从级敏感点交错摆放。

在一些实施例中，带清零端的D触发器，还可以包括保护带，PMOS管的保护带由P+有源构成，NMOS管的保护带由N+有源构成，单粒子敏感节点之间都设置有保护带。保护带的宽度采用设计规则中的有源最小宽度。

在一些实施例中，带清零端的D触发器电路可以为CMOS电路，CMOS器件固有的pnpn四层结构形成了一个寄生可控硅，在单粒子效应下，p阱电阻或衬底电阻上的电压降可能会使得寄生的纵向NPN或横向PNP三极管导通，产生电流正反馈，最终导致两个寄生三极管达到饱和，并维持饱和状态，形成从电源到地的大电流通路，导致电路发生闩锁。

加入保护带可以降低寄生晶体管的增益，并控制通到内阱和衬底的电压，使寄生晶体管无法达到饱和，即无法产生电路通路，起到了抗闩锁的作用。

延时滤波通路可包括反相器单元和滤波单元，反相器单元由偶数个反相器构成，用于延时反相；滤波单元用于滤除脉冲信号。