[发明专利]一种D触发器

权利要求书

1.一种D触发器，包括时钟模块、延时滤波模块、主从级DICE锁存器模块、输出模块，保护带，其中

所述延时滤波模块包括第一反相器、延时滤波通路、直通通路、第一三态反相器；所述第一反相器将外部数据分成第一路信号和第二路信号，所述第一路信号经所述延时滤波通路后进入所述第一三态反相器，所述第二路信号经所述直通通路直接进入所述第一三态反相器；

所述主从级DICE锁存器模块根据从所述时钟模块输出的时钟信号，和通过所述延时滤波模块接收的外部数据信号，向数据输出模块输出相应的数据信号；

所述主从级DICE锁存器模块包括多个单粒子敏感节点，所述保护带包括PMOS管保护带和NMOS管保护带，所述PMOS管保护带由P+有源构成，所述NMOS管保护带由N+有源构成，相邻的单粒子敏感节点之间都设置有保护带。

2.根据权利要求1所述的D触发器，其中，所述延时滤波模块将接收的外部数据信号分成第一路信号和第二路信号；所述延时滤波模块对第一路信号进行延时滤波处理，对第二路信号不做处理；当经延时滤波处理的第一路信号与未经处理的第二路信号相同时，延时滤波模块输出数据；不同时，延时滤波模块不输出数据。

3.根据权利要求2所述的D触发器，其中，所述主从级DICE锁存器模块包括主级模块和从级模块，其中

所述从级模块包括第一至第四从节点，所述从节点为单粒子敏感节点，所述从节点依次逻辑相邻；

所述主级模块包括第一至第四主节点，所述主节点为单粒子敏感节点，所述主节点依次逻辑相邻；

所述主节点和从节点物理上间隔排列。

4.根据权利要求1～3任一项所述的D触发器，其中，所述延时滤波通路包括反相器单元和滤波单元，所述反相器单元由偶数个反相器构成。

5.根据权利要求4所述的D触发器，其中，所述反相器单元的个数可变。

6.根据权利要求5所述的D触发器，其中，所述保护带的宽度采用版图设计规则中的有源最小宽度。

7.根据权利要求6所述的D触发器，其中，所述时钟模块输出一对反相信号。