[发明专利]三维半导体存储装置及其制造方法

说明书

本专利申请要求于2014年6月23日在韩国知识产权局提交的第10-2014-0076514号韩国专利申请的优先权，该申请的全部内容通过引用包含于此。

技术领域

发明构思的示例实施例涉及一种三维半导体存储装置和一种制造该三维半导体存储装置的方法，具体地，涉及一种具有改善的可靠性和提高的集成密度的三维半导体存储装置和一种制造该三维半导体存储装置的方法。

背景技术

在半导体装置中，提高集成度是实现高性能低成本装置的重要因素。当前，在二维存储半导体装置或平面存储半导体装置中，由于集成度主要由单位存储单元所占据的面积来决定，因此集成度很大程度上受形成精细图案的技术的影响。然而，由于通常需要超高价位的设备来形成精细图案，因此提高二维存储半导体装置的集成度仍然在经济上受到限制。

为了克服该限制，已经提出了三维存储装置(包括三维地布置的存储单元)。

发明内容

发明构思的示例实施例提供了一种具有改善的可靠性和/或提高的集成密度的三维半导体存储装置。

发明构思的其他示例实施例提供了一种制造具有改善的可靠性和/或提高的集成密度的三维半导体存储装置的方法。

根据发明构思的示例实施例，一种三维半导体存储装置可以包括：基底；外围电路结构，位于基底上；水平有源层，位于外围电路结构上，水平有源层包括顺序地堆叠在基底上的第一有源半导体层、第二有源半导体层和第三有源半导体层；多个堆叠件，平行于第一方向设置在水平有源层上；竖直结构，贯穿堆叠件。这里，第一有源半导体层可以掺杂有p型杂质以具有第一浓度，第三有源半导体层可以掺杂有p型杂质以具有比第一浓度低的第二浓度，或者可以处于未掺杂的状态。第二有源半导体层可以包括杂质扩散抑制材料。此外，每个堆叠件可以包括竖直地堆叠在水平有源层上的多个电极。

根据发明构思的示例实施例，一种三维半导体存储装置可以包括：基底；外围电路器件，位于基底上；下模制绝缘层，覆盖外围电路器件；水平有源层，设置在下模制绝缘层上；以及单元阵列结构，位于水平有源层上。单元阵列结构可以包括彼此平行的多个堆叠件、贯穿堆叠件的竖直结构以及设置在堆叠件中的堆叠件之间并且平行于堆叠件延伸的第二导电类型的共源极区。这里，水平有源层可以包括顺序地堆叠在下模制绝缘层上的第一有源半导体层、杂质扩散阻挡层和第二有源半导体层。第一有源半导体层可以掺杂有杂质以具有第一导电类型和第一浓度，第二有源半导体层可以掺杂有杂质以具有第一导电类型和比第一浓度低的第二浓度，或者可以处于未掺杂的状态，杂质扩散阻挡层可以包含防止在第一有源半导体层中掺杂的杂质扩散到第二有源半导体层中的材料。

根据发明构思的示例实施例，一种三维半导体存储装置可以包括：基底；外围电路结构，位于基底上；以及水平有源层，位于外围电路结构上并电连接到外围电路结构，水平有源层包括碳。

根据发明构思的示例实施例，一种制造三维半导体存储装置的方法可以包括：在基底上形成外围电路器件和外围互连结构；形成下模制绝缘层以覆盖外围电路器件和外围互连结构；形成水平有源层，水平有源层包括顺序地堆叠在下模制绝缘层上的第一有源半导体层、第二有源半导体层和第三有源半导体层；在水平有源层上形成单元阵列结构。可以利用杂质对第一有源半导体层掺杂以具有第一导电类型和第一浓度，第二有源半导体层可以包括抑制第一有源半导体层中的杂质扩散到第三有源半导体层中的杂质扩散抑制材料，可以利用杂质对第三有源半导体层掺杂以具有第一导电类型和不同于第一浓度的第二浓度，或者第三有源半导体层可以处于未掺杂的状态。

根据发明构思的示例实施例，一种制造三维半导体存储装置的方法可以包括：在基底上形成外围电路结构；在外围电路结构上形成水平有源层，水平有源层具有包含碳的层；形成包括连接到水平有源层的第一接触件的互连结构。

根据发明构思的示例实施例，一种三维半导体存储装置可以包括：基底；外围电路结构，位于基底上；水平有源层，位于外围电路结构上并且电连接到外围电路结构。水平有源层可以包括：第一有源半导体层，位于外围电路结构上并且包括p型掺杂剂；第二有源半导体层，位于第一有源半导体层上；以及第三有源半导体层，位于第二有源半导体层上。在垂直于基底的方向上，第三有源半导体层可具有大于第一有源半导体层的厚度的厚度。

附图说明

通过下面结合附图的简要说明将更清楚地理解示例实施例。如这里所描述的，附图给出非限制性的示例实施例。

图1是示出根据发明构思的示例实施例的三维半导体存储装置的示意性平面图。