[发明专利]一种流水线结构的SM4算法实现系统

权利要求书

1.一种流水线结构的SM4算法实现系统，其特征在于包括控制模块、输入缓冲模块、内部四级流水轮函数模块、常数生成运算模块、存储模块、输出缓冲模块，其中

控制模块，监测并接收外界发送的使能信号，当接收到使能信号时获取并解析模式控制信号，

如果是加密运算模式控制信号，则控制输入缓冲模块接收外部输入的128位原始明文数据及32位随机掩码数据，控制内部四级流水轮函数模块从存储模块读取第i次加密轮函数运算所需的轮函数子密钥数据，其中，i＝1，2，3…32且初值为1；

如果是解密运算模式控制信号，则控制输入缓冲模块接收外部输入的128位原始密文数据及32位随机掩码数据，控制内部四级流水轮函数模块从存储模块读取第j次解密轮函数运算所需的轮函数子密钥数据，其中，j＝1，2，3…32且初值为1；

如果是密钥扩展运算模式控制信号，则控制输入缓冲模块接收外部输入的128位原始密钥及32位随机掩码数据，使能常数生成模块在外部基准系统时钟Clk控制下每四个周期将常数生成模块生成的32位常数子密钥数据送至内部四级流水轮函数模块；

输入缓冲模块，在控制模块的控制下，采用32位数据总线输入方式接收外部输入的128位原始密钥及32位随机掩码数据并送至内部四级流水轮函数模块；

在控制模块的控制下，采用32位数据总线输入方式接受外部输入128位原始明文数据以及32位随机掩码数据并送至内部四级流水轮函数模块；

在控制模块的控制下，采用32位数据总线输入方式接受外部输入128位原始密文数据以及32位随机掩码数据并送至内部四级流水轮函数模块；

内部四级流水轮函数模块，接收输入缓冲模块发送的128位原始密钥及32位随机掩码数据、常数生成模块发送的一组32位常数后，取128位原始密钥中的高96位依次分为三组32位数据，该三组32位数据与32位随机掩码数据、32位常数共五组数据进行异或运算得到32位的第一密钥扩展运算中间数据，将第一密钥扩展运算中间数据依次分为四组8位数据并分别送至四个8输入8输出非线性S盒得到32位的第二密钥扩展运算中间数据，然后将第二密钥扩展运算中间数据进行线性变换后与128位原始密钥中的低32位、32位随机掩码数据共三组数据进行异或运算，完成一次轮函数运算并得到一个32位的轮函数子密钥数据，所述的轮函数运算共进行32次，得到32个轮函数子密钥数据并送至存储模块存储；

接收输入缓冲模块发送的128位的原始明文数据及32位随机掩码数据，从存储模块选择并读取地址为i的轮函数子密钥数据，将128位原始明文数据中的高96位依次分为三组32位数据后，该三组32位数据与32位随机掩码数据、32位的轮函数子密钥数据共五组数据进行异或运算得到32位的第一加密运算中间数据，将第一加密运算中间数据分为四组8位数据并分别送至四个8输入8输出非线性S盒得到32位的第二加密运算中间数据，然后将该第二加密运算中间数据进行线性变换后与128位原始明文数据中的低32位、32位随机掩码数据共三组数据进行异或运算，得到32位的第三加密运算中间数据，将该第三加密运算中间数据作为高32位与原始明文数据的高96位合并生成128位的轮函数加密结果数据，作为第i+1次加密轮函数运算的128位的原始明文数据，完成第i次加密轮函数运算，i＝i+1，重复上述加密轮函数运算直至i＝32，将第32次轮函数运算得到的128位结果数据进行高低位变换后作为加密结果数据并送至输出缓冲模块；

接收输入缓冲模块发送的128位的原始密文数据及32位随机掩码数据，从存储模块选择并读取地址为33-j的轮函数子密钥数据，将128位原始明文数据中的高96位依次分为三组32位数据，该三组32位数据与32位随机掩码数据、32位轮函数子密钥数据共五组数据进行异或运算得到32位的第一解密运算中间数据，将第一解密运算中间数据分为四组8位数据并分别送至四个8输入8输出非线性S盒得到32位的第二解密运算中间数据，然后将第二解密运算中间数据进行线性变换后与128位原始密文数据中的低32位、32位随机掩码数据共三组数据进行异或运算，得到一个32位的第三解密运算中间数据，将第三解密运算中间数据作为高32位与原始密文数据的高96位合并生成128位的轮函数解密结果数据，作为第j+1次加密轮函数运算的128位的原始密文数据，完成第j次解密轮函数运算，j＝j+1，重复上述解密轮函数运算直至j＝32，将第32次轮函数运算得到的128位结果数据进行高低位变换后作为解密结果数据并送至输出缓冲模块；

存储模块，接收内部四级流水轮函数模块发送的32个轮函数子密钥数据，并以各个轮函数子密钥数据对应的轮函数运算的次数i为存储地址进行存储；

常数生成模块，以常数(0007E15)16为模加运算初始值，以(1C,1C,1C,1C)16为每次模加运算常数并行进行四组8位的模加运算得到四组模加运算结果数据，进而得到一组32位模加运算结果数据，根据外部基准系统时钟Clk每四个周期读取当前时刻的四组模加运算结果数据作为模加运算初始值，然后以(1C,1C,1C,1C)16为每次模加运算常数继续并行进行四组8位的模加运算，同时将得到的32位模加运算结果数据作为32位常数，并送至内部四级流水轮函数模块；

输出缓冲模块，接收内部四级流水轮函数模块发送的加密结果数据、解密结果数据并输出。

2.根据权利要求1所述的一种流水线结构的SM4算法实现系统，其特征在于：所述的非线性变换S盒包括前端变换单元、域求逆运算单元与后端变换单元，其中

前端变换单元，接收8位数据后进行P·aT+C1运算，得到第一中间数据temp1，并送至域求逆运算单元；

域求逆运算单元，接收第一中间数据temp1后进行GF(24)域求逆运算，得到第二中间数据temp2，并送至后端变换单元；

后端变换单元，接收第二中间数据temp2后进行R·temp2+C2运算，得到8位的非线性变换S盒结果数据，其中，a为8位数据，

P = 01111111 11000100 01000000 10010011 00011000 11010110 01110010 11110000 , R = 00101001 00000111 00101010 10001010 10110101 00010100 01100101 00110011 ]]>

C1＝[1,0,1,0,1,1,1,1]，C2＝[1,1,0,1,0,0,1,1]。