[发明专利]一种外加静电场辅助半导体材料掺杂的方法

说明书

技术领域

本发明涉及半导体材料掺杂的方法，尤其涉及一种用外加静电场辅助半导体材料掺杂的方法。

背景技术

在信息领域，电子材料的制备已成为了科技发展的焦点。半导体材料作为一种室温下导电性介于导电材料与绝缘材料之间的功能材料，在电子材料各个领域有着广泛的应用，如计算机、移动电话、各类芯片等。常温下本征半导体材料中载流子浓度很低，电导率较小，载流子浓度对温度变化敏感，所以很难对半导体材料特性进行控制，因此实际应用不多。为改变半导体材料的载流子浓度和导电类型，将一定数量和一定种类的杂质掺入其中，使其占据晶格位置，在适当温度下电离形成自由电子或空穴载流子，从而控制和改变晶体的导电能力。

国内外学界在有关受主掺杂半导体材料的制备与相关器件性能方面进行了大量的研究，形成了许多制备掺杂半导体材料的方法。但目前半导体材料的有效掺杂仍然是半导体材料应用的桎梏，许多问题有待解决，比如ZnO材料的稳定P型掺杂。这就要求我们从半导体材料的掺杂机理出发，改进半导体材料的掺杂方法。本发明在半导体材料的生长过程中引入匀强电场的辅助作用，对杂质原子在半导体材料中的缺陷形成能进行调控，能够有效提高杂质固溶度和替位杂质比率，提高掺杂半导体材料的晶体品质。

发明内容

本发明的目的在于克服现有技术的不足，提供一种外加静电场辅助半导体材料掺杂的方法。

本发明通过改变外加静电场的强度和作用方向，在静电场辅助作用下进行半导体材料的掺杂生长实验。

具体方法步骤如下：

1、先将基片置于匀强电场中；

2、调节电场方向，使基片表面与电场负方向成α角度，0≤α≤360^o；调节电场强度E，1×10^-6V/nm≤E≤5V/nm。在此外加静电场条件下，在基片上进行半导体材料的掺杂生长实验。

与现有技术相比，本发明引入匀强电场的辅助作用，很容易对半导体材料的内部晶格结构产生影响。对于半导体材料掺杂的杂质固溶度低、稳定性差等问题，半导体材料的晶体结构在外加方向、强度适当的静电场的作用下，一些杂质原子的受主缺陷形成能会随着电场强度的增大明显降低，从而增大杂质在半导体材料晶体结构中的掺杂浓度，有利于获得时间稳定性良好的掺杂半导体材料。

附图说明

图1是本发明中静电场与基片的位置关系示意图。图1中，1生长得到的半导体材料；2基片；3静电场；图中α为基片表面与静电场负方向形成的夹角。

具体实施方式

结合附图，通过实施例对本发明作进一步的说明。

实施例1：

1）利用PLD技术生长Li-N共掺杂ZnOP型材料。在生长过程中施加外加静电场。具体做法：将基片置于静电场中；α设为60^o，电场强度为0.1V/nm。

2）控制影响PLD生长的因素，其中生长温度为550℃，掺杂浓度为0.5%，激光能量380mJ，靶基距4.5-5.5cm，生长时气氛压强2Pa，采用对电场分布无影响的蓝宝石为材料生长基片。

实施例2：

1）利用MOCVD技术生长Na掺杂ZnOP型材料。在生长过程中施加外加静电场。具体做法：将基片置于静电场中；α设为90^o，电场强度为0.3V/nm。

2）控制影响MOCVD生长的因素，其中生长温度为550℃，掺杂浓度为0.5%，生长时气氛压强10Pa，采用对电场分布有影响的导电硅片为材料生长基片。