[发明专利]一种FPGA逻辑代码迭代升级的方法及电路

说明书

技术领域

本发明涉及一种升级的方法及电路，更具体地说，尤其涉及一种FPGA逻辑代码迭代升级的方法及电路。

背景技术

现有的FPGA逻辑代码的在线升级方法存在：错误逻辑代码文件升级有效，错误逻辑代码文件升级后，系统会瘫痪；所谓的错误文件是指代码功能不正常，错误逻辑代码文件会导致系统不可启动，系统启动后不可再升级等现象，导致在线升级功能失效，板卡功能失效。产品瘫痪，会使采用FPGA芯片的功能模块无法工作；特别在用户现场，需要工程人员拆卸板卡通过专用下载器，重新升级固件，费时费劲。对于互联型，采用多块FPGA芯片的产品所组成的系统，在用户现场，存在有意或无意的误操作，导致成百上千的FPGA板卡，在错误逻辑代码文件升级有效的情况下，导致大系统瘫痪的可能，及风险。

发明内容

本发明的目的在于针对上述现有技术的不足，提供一种使用方便、效果良好的FPGA逻辑代码迭代升级的方法及电路。

本发明的技术方案是这样实现的：一种FPGA逻辑代码迭代升级的方法，其中包括下述步骤：

(1)系统上电，状态监测电路工作在默认状态“0000”模式，选通模拟开关的第一数据通道，选通分区切换开关的启动分区通道，FPGA芯片从启动分区中加载初始化配置数据，启动系统；

(2)系统接收到升级命令，状态监测电路进入状态“0001”模式，选通模拟开关的第二数据通道连通，选通分区切换开关的校验缓存分区通道；FPGA芯片接收到系统配置文件并保存到校验缓存分区；若不能在约定的时间内切换状态，系统将因超时而返回默认状态，并提示升级失败；

(3)系统成功保存配置文件后，状态监测电路进入状态“0010”模式；选通模拟开关的第一数据通道，选通分区切换开关切换至校验缓存分区通道，从状态监测电路中输出信号至FPGA芯片；FPGA芯片从校验缓存分区中加载配置文件，启动系统；若不能在约定的时间内切换状态，系统将因超时而返回默认状态，并提示升级失败；

(4)FPGA芯片监测到系统处于升级校验状态，状态监测电路进入状态“0011”模式，选通模拟开关的第一数据通道，选通分区切换开关的校验缓存分区通道，从状态监测电路中输出信号至FPGA芯片；FPGA芯片二次接收升级配置文件，并将所接收的升级文件缓存至内存，同时从校验缓存分区中读取配置文件至内存；对比两次接收的升级配置文件是否一致，若不一致，系统将因超时而返回默认状态，并提示升级失败；

(5)若两次接收的升级配置文件一致，状态监测电路进入状态“0100”模式，选通模拟开关的第二数据通道，选通分区切换开关的启动分区通道，从状态监测电路中输出信号至FPGA芯片；FPGA芯片将系统配置文件写入启动分区，状态监测电路进入“0000”模式，升级成功，提示状态。

上述的一种FPGA逻辑代码迭代升级的方法中，步骤(1)中选通模拟开关的第一数据通道，选通分区切换开关的启动分区通道具体为：模拟开关的使能控制端和开关选择端设置为低电平，分区切换开关的使能控制端和开关选择端设置为低电平。

上述的一种FPGA逻辑代码迭代升级的方法中，步骤(2)中系统接收到升级命令，状态监测电路进入状态“0001”模式具体为：FPGA芯片从CONF_W管脚输出一个脉冲至状态监测电路使状态监测电路进入状态“0001”模式；选通模拟开关的第二数据通道连通，选通分区切换开关的校验缓存分区通道具体为：模拟开关的开关选择端和使能控制端设置为低电平，分区切换开关的开关选择端设置为高电平，分区切换开关的使能控制端设置为低电平。

上述的一种FPGA逻辑代码迭代升级的方法中，步骤(3)中系统成功保存配置文件后，状态监测电路进入状态“0010”模式具体为：FPGA芯片从CONF_W管脚输出一个脉冲至状态监测电路使状态监测电路进入状态“0010”模式；选通模拟开关的第一数据通道，选通分区切换开关切换至校验缓存分区通道具体为：模拟开关的开关选择端和使能控制端设置为低电平，分区切换开关的开关选择端设置为高电平，分区切换开关的使能控制端设置为低电平；从状态监测电路中输出信号至FPGA芯片具体为：从状态监测电路中F端口输出高电平至FPGA芯片。