[发明专利]一种新型高亮PSS的制备方法

说明书

技术领域

本发明涉及半导体制造技术领域，具体为一种新型高亮PSS的制备方法。

背景技术

前期技术中LED工艺是在平坦的衬底上生长N型GaN、量子阱、P型GaN等层叠外延结构，然后在外延结构上进行透明导电薄膜、PN电极及钝化硅保护结构。随着LED的发展，在向照明阶段进军的过程中，LED发光亮度遇到了更高的挑战，所以为进一步提升LED的发光亮度，LED行业的科研工作者引入了图形化衬底，其图形化衬底是指通过干法刻蚀或湿法高温酸腐蚀在衬底上形成凹形、半球形、三角形柱形或不规则图形等微米结构，这些微米结果对量子阱发出的光具有散射和漫反射作用，另还可有效降低其位错密度，在一定程度上提高发光效率。但其效率仍不能满足对亮度的要求。

因此，如何更大限度的提高LED的发光亮度，已成为本领域技术人员亟需解决的问题。

发明内容

本发明所解决的技术问题在于提供一种新型高亮PSS的制备方法，以解决上述背景技术中的问题。

本发明所解决的技术问题采用以下技术方案来实现：一种新型高亮PSS的制备方法，其制备方法包括以下步骤：

步骤(1)首先提供一表面平整的基底；

步骤(2)使用清洗剂将基底清洗干净并使用去离子水甩干；

步骤(3)将清洗干净的基底进行夹心DBR膜层蒸镀；

步骤(4)利用光刻技术在上述DBR层上制备出图形化的光刻胶；

步骤(5)利用ICP刻蚀技术将制备出的图形化光刻胶转移至DBR层,将图形化光刻胶刻蚀刻蚀完成后，转移至DBR层的图形成周期性锥状结构；

步骤(6)利用清洗剂将残留物去除；

步骤(7)将上述清洗完成的图形化沉积进行AlN或GaN薄膜制备。

进一步的，其基底材料包括：蓝宝石、碳化硅、硅、以及玻璃。

进一步的，其清洗剂包括去光阻液、H₂SO₄、HCl、HNO₃、H₂O₂中得一种或其混合液。

进一步的，DBR材料为SiO₂与Ti₃O₅。

进一步的，DBR反射率要求反射率＞90％，反射率波段为300nm-1000nm,反射率波段依据不同的外延结构进行调整，其波段跨度≥250nm。

进一步的，夹心DBR膜层结构，第一层为DBR结构，中间夹心层为SiO₂/AlN/GaN，第三层为DBR层或SiO₂；其厚度分别为500nm-4um,500nm-1um,100nm-4um。

进一步的，步骤(4)中图形化的光刻胶厚度为1um-5um。

进一步的，所述步骤(4)中图形化的光刻胶图形成周期性的图形阵列，其所述图形为圆形、方形、三角形、多边形及不规则图形中的至少一种；

进一步的，所述步骤(5)中周期性光刻胶图形周期为1um-10um，其周期性图形间距为0.1um-5um。

进一步的，ICP刻蚀所用的刻蚀气体为CHF₃、CF₄、SF₆、BCl₃、Cl、Ar、O₂中得一种或几种。

进一步的，ICP刻蚀所用的上下电极功率分别为100W-800W,30W-200W，其刻蚀时间为5min-60min。

进一步的，所述的周期性锥状结构，其周期为1um-10um，周期性图形间距为0.1um-5um，其图形高度为0.5um-4um。

进一步的，AlN或GaN薄膜制备，采用Sputter溅射或采用M0CVD方式进行GaN薄膜制备，其薄膜厚度为1nm-500nm。

与已公开技术相比，本发明存在以下优点：本发明在基底上进行夹心DBR膜层制备，通过黄光及刻蚀工艺在DBR膜层或SiO₂上制备出周期性图形化衬底，而之所以进行夹心DBR膜层制备，其主要为防止在图形制备过程中对第一层DBR产生破坏，提高芯片出光反射效率低，将图形刻蚀成锥状结构，可有效降低外延中的位错密度，提高芯片出光效率；而沉积AlN或GaN薄膜一方面有利于外延成核，另一方面可在一定程度上缩短外延制程时间；其该图形化衬底制备工艺简单，便于产业化生产。

附图说明

图1为夹心DBR膜层制备示意图。