[发明专利]一种移位寄存单元、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存单元，其特征在于，包括两个置位复位RS触发器；

第一个RS触发器的置位S端接收触发信号,第一个RS触发器的复位R端接收时钟信号；

第二个RS触发器的S端接收所述时钟信号，第二个RS触发器的R端连接第一个RS触发器的Q端；第二个RS触发器的Q端为所述移位寄存单元的输出端。

2.如权利要求1所述的移位寄存单元，其特征在于，每个RS触发器包括三个或非门；

第一个或非门的一个输入端为RS触发器的R端，第一个或非门的另一个输入端连接第二个或非门的输出端，第二个或非门的输出端为所述RS触发器的Q端；

第二个或非门的一个输入端连接第一个或非门的输出端，第二个或非门的另一个输入端连接第三个或非门的输出端，第二个或非门的输出端为所述RS触发器的Q端；

第三个或非门的一个输入端为所述RS触发器的R端，第三个或非门的另一个输入端为所述RS触发器的S端。

3.如权利要求2所述的移位寄存单元，其特征在于，RS触发器中的至少一个或非门包括两个p型晶体管和两个n型晶体管；

第一个p型晶体管的栅极为或非门的一个输入端，第一个p型晶体管的第一极接收第一电压信号，第一个p型晶体管的第二极连接第二个p型晶体管的第一极；

第二个p型晶体管的栅极为所述或非门的另一个输入端，第二个p型晶体管的第二极为所述或非门的输出端；

第一个n型晶体管的栅极连接第二个p型晶体管的栅极，第一个n型晶体管的第一极为所述或非门的输出端，第一个n型晶体管的第二极接收第二电压信号；

第二个n型晶体管的栅极连接第一个p型晶体管的栅极，第二个n型晶体管的第一极为所述或非门的输出端，第二个n型晶体管的第二极接收所述第二电压信号；

第一个p型晶体管的衬底与第二个p型晶体管的衬底相连，并接收所述第一电压信号；第一个n型晶体管的衬底与第二个n型晶体管的衬底相连，并接收所述第二电压信号；

所述第一电压信号的电压高于所述第二电压信号的电压。

4.如权利要求2所述的移位寄存单元，其特征在于，RS触发器中的至少一个或非门包括三个n型晶体管；

第一个n型晶体管的栅极为或非门的一个输入端，第一个n型晶体管的第一极为所述或非门的输出端，第一个n型晶体管的第二极和第一个n型晶体管的衬底均接收第二电压信号；

第二个n型晶体管的栅极为或非门的另一个输入端，第二个n型晶体管的第一极为所述或非门的输出端，第二个n型晶体管的第二极和第二个n型晶体管的衬底均接收所述第二电压信号；

第三个n型晶体管的栅极和第三个n型晶体管的第一极均接收第一电压信号，第三个n型晶体管的第二极和第三个n型晶体管的衬底相连，且为所述或非门的输出端；

所述第一电压信号的电压高于所述第二电压信号的电压。

5.如权利要求2所述的移位寄存单元，其特征在于，RS触发器中的至少一个或非门包括三个p型晶体管；

第一个p型晶体管的栅极为或非门的一个输入端，第一个p型晶体管的第一极接收第一电压信号，第一个p型晶体管的第二极连接第二个p型晶体管的第一极；

第二个p型晶体管的栅极为所述或非门的另一个输入端，第二个p型晶体管的第二极为所述或非门的输出端；

第一个p型晶体管的衬底和第二个p型晶体管的衬底相连，并接收所述第一电压信号；

第三个p型晶体管的栅极和第三个p型晶体管的第一极相连，并接收第二电压信号，第三个p型晶体管的第二极和第三个p型晶体管的衬底相连，且为所述或非门的输出端；

所述第一电压信号的电压高于所述第二电压信号的电压。

6.一种栅极驱动电路，其特征在于，包括多个如权利要求1～5任一所述的移位寄存单元；

第n+1个移位寄存单元中的第一个RS触发器的S端接收到的触发信号为第n个移位寄存单元中的第二个RS触发器的Q端输出的信号；n为正整数；

当n为奇数时，第n个移位寄存单元接收到的时钟信号为第一时钟信号；

当n为偶数时，第n个移位寄存单元接收到的时钟信号为第二时钟信号；

其中，所述第一时钟信号的频率和所述第二时钟信号的频率相等。

7.如权利要求6所述的电路，其特征在于，所述第一时钟信号与所述第二时钟信号互补。

8.一种显示装置，其特征在于，包括如权利要求6或7所述的栅极驱动电路。