[发明专利]半导体异质结器件

权利要求书

1.一种异质结半导体器件，包括：

衬底；

多层结构，布置在所述衬底上，所述多层结构包括：

第一层，包括布置在所述衬底的上方的第一半导体；

第二层，包括第二半导体，所述第二半导体布置在所述第一层的上方以限定所述第一层与所述第二层之间的界面，其中所述第二半导体与所述第一半导体不同，使得在所述界面附近形成二维电子气；

第一端子，电耦合到所述第一层与所述第二层之间的所述界面的第一区域；

第二端子，电耦合到所述第一层与所述第二层之间的所述界面的第二区域；以及

导电沟道，包括与所述第一层接触的至少一个金属导电沟道，其中所述导电沟道将所述第二端子与所述第一层的区域连接，使得电荷能够在所述第二端子和所述第一层之间流动。

2.根据权利要求1所述的异质结半导体器件，其中，导电沟道与所述第二端子具有不同的电导率。

3.根据权利要求1所述的异质结半导体器件，其中，所述至少一个金属导电沟道中的金属与用来和二维电子气相互作用的金属不同。

4.根据权利要求1所述的异质结半导体器件，其中，所述至少一个金属导电沟道中的金属包括镍。

5.根据权利要求1所述的异质结半导体器件，其中，所述导电沟道位于所述第二端子下方，位于所述第二端子的区域内。

6.根据权利要求1所述的异质结半导体器件，其中，所述导电沟道位于所述第二端子下方，并且部分地向所述第一端子延伸。

7.根据权利要求1所述的异质结半导体器件，其中，所述异质结半导体器件包括：钝化层，所述钝化层包括布置在所述第二层的上方的半导体钝化层。

8.根据权利要求1所述的异质结半导体器件，其中，所述第一半导体是第一III-V半导体，并且所述第二半导体是第二III-V半导体。

9.根据权利要求1所述的异质结半导体器件，其中，所述第一层包括氮化镓。

10.根据权利要求1所述的异质结半导体器件，其中，所述第二层包括氮化铝镓。

11.根据权利要求1所述的异质结半导体器件，其中，所述第一端子到所述异质结半导体器件的电耦合包括与所述第二层的肖特基接触，并且所述第二端子到所述异质结半导体器件的电耦合包括与所述第二层的欧姆接触，以使得所述异质结半导体器件被配置为包括肖特基二极管。

12.根据权利要求1所述的异质结半导体器件，还包括：第三端子，电耦合到所述异质结半导体器件的第三区域，以使得所述第一端子位于所述第二端子和所述第三端子之间。

13.根据权利要求12所述的异质结半导体器件，其中：

所述第三端子包括源极端子；

所述第二端子包括漏极端子；

所述第一端子包括栅极端子；

所述异质结半导体器件被配置为包括高电子迁移率晶体管。

14.根据权利要求12所述的异质结半导体器件，其中，所述异质结半导体器件包括：钝化层，所述钝化层包括布置在所述第二层的上方的半导体钝化层；所述异质结半导体器件还包括：电介质层，布置在所述第二层与所述半导体钝化层之间，其中：

所述第三端子包括源极端子，所述源极端子电耦合到所述第二层，使得电荷能够从所述第三端子流动到所述第二层；

所述第二端子包括漏极端子，所述漏极端子电耦合到所述第二层，使得电荷能够从所述第二层流入所述第二端子；

所述第一端子包括栅极端子，所述栅极端子布置在所述电介质层上方；

从而，异质结半导体器件被配置为包括金属-绝缘体-半导体高电子迁移率晶体管。

15.一种集成电路，包括根据前述任一权利要求所述的异质结半导体器件。