[发明专利]片间互联的发送、接收装置及发送、接收方法及系统

说明书

技术领域

本发明涉及集成电路技术领域，尤其涉及一种片间互联的发送、接收装置及发送、接收方法及系统。

背景技术

半导体产业进入超深亚微米乃至纳米加工时代后，在单一集成电路芯片上就可以实现一个复杂的电子系统，例如手机芯片、数字电视芯片等。随着工艺的进步，更多的功能都可望在单一芯片上实现。SOC(System On Chip，片上系统)技术正是在集成电路(Integrated Circuit，IC)向集成系统(Integrated System，IS)转变的大方向下产生的，随着半导体工艺技术的发展，IC设计者能够将愈来愈复杂的功能集成到单硅片上。由于SOC可以充分利用已有的设计积累，显著地提高了单一CPU的设计能力和集成能力，因此得到了迅速的发展。

SOC通常使用FPGA(Field-Programmable Gate Array，现场可编程门阵列)实现逻辑功能模块的定制，因而SOC开发过程中必须进行FPGA功能验证。但随着SOC逻辑规模越来越大，单个FPGA很难实现整个SOC的功能，因此在FPGA验证时，必须进行功能分割，将SOC的功能分别放在两个或更多个FPGA中进行验证。现有技术中，当通过至少两个FPGA互联实现SOC功能时，通常利用两个FPGA的直接互联的方式进行包含了待处理数据、和/或控制数据、和/或地址数据的信号传输。而至少两个FPGA直接互联时，需传输n比特位数据，则需通过n个引脚传输。其中，n比特位数据包含了待处理数据、和/或控制数据、和/或地址数据。

例如，通过FPGA_1及FPGA_2两个FPGA互联实现SOC功能，此时FPGA_1与FPGA_2直接互联。若从FPGA_1到FPGA_2需要发送i位的信号(Signal_1到Signal_i)，则需通过i个引脚发送i位的信号，并且FPGA_2也需i个引脚接收i位的信号。此时在FPGA_1及FPGA_2均需i个引脚，如图1所示。

现有技术中至少存在如下问题：若通过至少两个FPGA的直接互联的方式进行SOC功能验证，则在交互的信号的比特位较多时，需要占用较多的引脚，此时至少两个FPGA间连接的信号线的走线也较为复杂，增加了FPGA间的互联的复杂性。

发明内容

本发明的实施例提供一种一种片间互联的发送、接收装置及发送、接收方法及系统，用以在实现芯片间互联时，减少使用的引脚，降低至少两个FPGA间连接的信号线的走线的复杂度，进而降低芯片间互联的复杂性。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，本发明实施例提供了一种片间互联的发送装置，包括：并串数据转换电路，至少一个发送引脚；所述并串数据转换电路的输出端与所述至少一个发送引脚连接；所述并串数据转换电路的输入端与数据发送处理器连接；所述并串数据转换电路，用于根据vld/rdy握手协议从所述数据发送处理器中获取n位的并行数据，将所述n位的并行数据转换为m位的传输数据，并根据vld/rdy握手协议将所述m位的传输数据通过m个所述发送引脚发送至片间互联的接收装置；所述n为大于1的整数，所述m为大于0小于n的整数。

第二方面，本发明实施例提供了一种片间互联的接收装置，包括：至少一个接收引脚，串并数据转换电路；所述串并数据转换电路的输入端与所述至少一个接收引脚连接，所述串并数据转换电路的输出端与数据处理器连接；所述串并数据转换电路，用于根据vld/rdy握手协议通过m个所述接收引脚获取片间互联的发送装置发送的m位的传输数据，将所述m位的传输数据转换为n位的并行数据，并根据vld/rdy握手协议将所述n位的并行数据发送至数据处理器；所述m为大于0的整数；所述n为大于m的整数。

第三方面，本发明实施例提供了一种片间互联的发送方法，包括：片间互联的发送装置根据vld/rdy握手协议获取n位的并行数据；所述n为大于1的整数；将所述n位的并行数据转换为m位的传输数据；所述m为大于0小于n的整数；将所述m位的传输数据根据所述vld/rdy握手协议通过m个发送引脚发送至片间互联的接收装置。

第四方面，本发明实施例提供了一种片间互联的接收方法，包括：片间互联的接收装置根据vld/rdy握手协议通过m个接收引脚获取片间互联的发送装置发送的m位的传输数据；所述m为大于0的整数；将所述m位的传输数据转换为n位的并行数据，并根据所述vld/rdy握手协议将所述n位的并行数据发送至数据处理器，以使得所述数据处理器处理所述n位的并行数据；所述n为大于m的整数。