[发明专利]生成方法和系统、校准方法及工艺控制和成品率管理方法

权利要求书

1.一种用于生成集成电路的电路设计的方法，所述电路设计包括至少一个功能区和至少一个非功能区，所述方法包括：

-向电子设计自动化工具提供对至少一个测试单元的描述；其中，

-对所述测试单元的描述包括对至少一个测试结构的描述；并且

-所述至少一个测试结构被设计成对制造工艺的变化敏感；以及

-将所述至少一个测试单元嵌入所述电路设计；其中，

-将所述至少一个测试单元嵌入所述至少一个非功能区中的一个非功能区中；并且

-所述嵌入由所述电子设计自动化工具自动执行。

2.根据权利要求1所述的方法，其中，所述制造工艺是用于制造所述集成电路的工艺或用于制造用来制造所述集成电路的掩膜的工艺。

3.根据权利要求1所述的方法，其中，

-将所述至少一个测试单元嵌入所述至少一个非功能区中的在度量步骤和/或检验步骤期间、特别是在掩膜检测和/或晶片检测期间为了检测而可被访问的一部分；以及

-所述至少一个测试结构被设计成在度量步骤和/或检验步骤中指示所述制造工艺的变化。

4.根据权利要求1所述的方法，其中，所述至少一个测试结构的由所述变化导致的缺陷不影响所述集成电路的功能。

5.根据权利要求1所述的方法，其中，所述至少一个测试单元被嵌入所述电路设计的芯片区域中，特别地不嵌入所述电路设计的划片线中。

6.根据权利要求1所述的方法，还包括放置和布线工艺，并且其中在所述放置和布线工艺期间执行对所述至少一个测试单元中的第一个测试单元的嵌入。

7.根据权利要求6所述的方法，其中，将所述至少一个测试单元中的第一个测试单元嵌入所述电路设计的非功能库单元中。

8.根据权利要求1所述的方法，还包括：

放置和布线工艺；以及

流片工艺；并且

其中，在所述放置和布线工艺之后并且在流片工艺之前执行对所述至少一个测试单元中的第二个测试单元的嵌入。

9.根据权利要求8所述的方法，其中，所述至少一个测试单元中的第二个测试单元被嵌入所述电路设计的填充区域。

10.根据权利要求1所述的方法，其中，所述至少一个测试结构被设计成通过违反至少一条设计规则而对所述制造工艺的变化敏感。

11.根据权利要求1所述的方法，还包括光学邻近修正工艺、掩膜误差校正工艺、掩膜数据准备工艺中的至少一种，并且其中所述至少一个测试结构包括不受所述光学邻近修正工艺、所述掩膜误差校正工艺和/或所述掩膜数据准备工艺影响的结构。

12.根据权利要求1所述的方法，其中，所述至少一个测试结构被设计成通过违反至少一条掩膜制造规则而对所述制造工艺的变化敏感。

13.根据权利要求1所述的方法，还包括物理验证工艺，所述物理验证工艺不涉及对所述至少一个测试结构的检查，或其中检测到的与所述至少一个测试结构有关的违规被忽略。

14.一种用于校准检测仪的方法，所述方法包括：

-利用根据权利要求1所述的方法生成电路设计；以及

-检测与至少一个测试单元中的一个测试单元有关的违规。

15.根据权利要求14所述的方法，还包括根据检测到的违规和/或所述至少一个测试单元中的所述一个测试单元的坐标来校准所述检测仪。

16.一种用于工艺控制和/或用于成品率管理的方法，包括：

-利用根据权利要求1所述的方法生成电路设计；

-检测与所述至少一个测试单元中的一个测试单元有关的违规；以及

-基于对与所述至少一个测试单元中的一个测试单元有关的违规的检测，检测在用于制造集成电路的工艺中的或在用于制造用来制造集成电路的掩膜的工艺中的违规。