[发明专利]基于FPGA和DSP的大斜视雷达成像装置和成像方法

说明书

技术领域

本发明属雷达成像技术领域，特别涉及一种基于FPGA和DSP的大斜视雷达成像装置和成像方法，即一种基于现场可编程门阵列(Field-Programmable Gate Array，FPGA)和数字信号处理器(Digital Signal Processing，DSP)大斜视雷达成像装置和成像方法，适用于对雷达回波数据进行实时成像处理，获得大斜视高分辨率SAR图像。

背景技术

大斜视高分辨率雷达成像已是雷达的重要工作模式之一，尤其在地形匹配导航、空地监视、地面目标识别等任务中对雷达工作模式中的大斜视高分辨率成像均有要求。

目前，大斜视高分辨率雷达成像方法已较为成熟，在方法理论研究到达相当成熟时，必须推进大斜视高分辨率雷达成像方法的实用化研究，使得大斜视高分辨率雷达成像方法能够真正的用于国防科技，最终利惠于民。使用大斜视高分辨率雷达成像方法进行成像时，要求雷达在大斜视时有很好的横向分辨能力，该要求使得雷达方位向必须积累更大的数据量。所以，雷达大斜视高分辨率成像方法实用化的主要困难在于对大数据量的实时化处理。

伴随着数字信号处理技术及微电子工艺的蓬勃发展，现场可编程门阵列(Field-Programmable Gate Array，FPGA)的性能越来越高，数字信号处理器(Digital Signal Processing，DSP)也面向多片多核化发展，合成孔径雷达(Synthetic Aperture Radar，SAR)的实时回波数据量非常大，对雷达信号实时处理系统的数据存储模块容量、信号处理模块的实时处理能力均提出了很高的要求。此时，基于单片DSP芯片的架构虽然已经比较成熟，但其运算能力非常有限，而且FPGA的方法效果较弱，无法满足雷达信号处理系统要求的实时性，以及雷达信号实时处理系统对大数据量的实时化处理要求。

发明内容

针对以上现有方法不足，本发明以大斜视高分辨率雷达成像方法为理论支持，提出一种基于FPGA和DSP的大斜视雷达成像装置和成像方法，即基于现场可编程门阵列(FPGA)和数字信号处理器(DSP)的大斜视雷达成像装置和成像方法，该大斜视雷达成像装置和成像方法充分发挥现场可编程门阵列(FPGA)高效并行和数据分配灵活的特点，以及数字信号处理器(DSP)对大数据量的强大浮点运算能力，实现大斜视高分辨率雷达成像目的。

本发明主要思路是：首先利用FPGA分发雷达回波数据，即将雷达回波数据通过FPGA与DSP之间的串行高速接口(RapidIO)传送至DSP，传送方式为乒乓传送，分别传送给第一DSP、第四DSP，第一DSP接收第一幅图像数据后通过超链接高速接口(Hyperlink)发送至第二DSP，第二DSP处理完第一幅图像数据后通过超链接高速接口(Hyperlink)回发至第一DSP，第一DSP再将处理过的第一幅图像数据通过超链接高速接口(Hyperlink)发送至FPGA；第四DSP接收第二幅图像数据后通过超链接高速接口(Hyperlink)发送至第三DSP，第三DSP处理完第二幅图像数据后通过超链接高速接口(Hyperlink)回发至第四DSP，第四DSP再将处理过的第二幅图像数据通过超链接高速接口(Hyperlink)发送至FPGA；第一DSP接收第三幅图像数据后进行处理，并将处理过的第三幅图像数据发送至FPGA，第四DSP接收第四幅图像数据后进行处理，并将处理过的第四幅图像数据发送至FPGA，FPGA再通过串行高速接口(RapidIO)将接收到的处理过的第一幅图像数据、处理过的第二幅图像数据、处理过的第三幅图像数据、处理过的第四幅图像数据发送至第五DSP，第五DSP通过以太网将处理过的第一幅图像数据、处理过的第二幅图像数据、处理过的第三幅图像数据、处理过的第四幅图像数据发送至PC机显示器，PC机显示器显示处理过的第一幅图像数据、处理过的第二幅图像数据、处理过的第三幅图像数据、处理过的第四幅图像数据。

为达到上述技术目的，本发明采用如下技术方案予以实现。

技术方案一：

一种基于FPGA和DSP的大斜视雷达成像装置，其特征在于，包括：FPGA、第一DSP、第二DSP、第三DSP、第四DSP、第五DSP以及PC显示器；

所述FPGA设置有第一串行高速接口、第二串行高速接口和第三串行高速接口；

所述第一串行高速接口依次串联连接第一DSP和第二DSP；

所述第二串行高速接口依次串联连接第四DSP和第三DSP；