[发明专利]基于CPCI接口的1553B总线电气层故障注入通信模块

权利要求书

1.一种基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于：包括CPCI接口，CPCI接口通过PCI桥依次串联FPGA控制单元、1553B收发器，所述1553B收发器输出端与1553B总线接口串联；FPGA控制单元包括FPGA芯片和连接在FPGA芯片上的外围电路，所述FPGA芯片内设置有协议层故障注入控制模块、电气层故障注入控制模块、同步头反向模块、占空比可调模块以及干扰波、噪声产生模块；所述外围电路包括电气层故障注入电路和协议层故障注入电路，所述协议层故障注入控制模块用于控制协议层故障注入电路，所述电气层故障注入控制模块用于控制电气层故障注入电路，电气层故障注入电路包括信号电压可调电路，信号斜率可调电路，阻抗可调电路以及短路、开路可调电路；所述外围电路还包括干扰信号、噪声注入电路，占空比可调电路以及同步头反向输出电路；所述干扰波、噪声产生模块用于控制所述干扰信号、噪声注入电路生成干扰波形及噪声波形；所述占空比可调模块用于控制输出占空比调节信号至所述占空比可调电路；所述同步头反向模块用于控制输出同步头信号至同步头反向输出电路。

2.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于：所述协议层故障注入电路包括信号延迟电路和数据替换电路，所述协议层故障注入控制模块控制产生延迟信号和替换数据到所述信号延迟电路和数据替换电路中来实现协议层的故障注入的数据替换和信号延迟故障；其中：

信号延迟电路包括：所述FPGA芯片的输出端口连接有一DAC的输入端，DAC输出端连接至1553B收发器的接收端口；

数据替换电路包括：所述FPGA芯片的输出端口连接有一DAC的输入端，DAC输出端连接至1553B收发器的接收端口。

3.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于：

所述同步头反向输出电路包括：所述FPGA芯片的输出端口连接有一DAC的输入端，DAC输出端连接至1553B收发器的接收端口。

4.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于：

所述信号电压可调电路：包括串联在FPGA芯片的输出端口的DAC，DAC的输入端连接FPGA芯片，输出端串联运算放大器后连接至所述1553B收发器的电压输入接口。

5.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于：

所述信号斜率可调电路：包括其输入端串联在所述1553B收发器输出端的运算放大器，运算放大器的输出端连接所述1553B总线接口；运算放大器的反馈电阻为数字电位器，所述数字电位器的滑动端连接到FPGA芯片的输出端；运算放大器的输入端与1553B收发器输出端之间设置继电器，继电器的触点开关电路连接至FPGA芯片的输出端。

6.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于：

占空比可调电路：包括连接在所述FPGA芯片的输出端口的DAC，DAC的输入端与FPGA芯片连接，其输出端连接所述1553B收发器的输入接口。

7.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于：

总线接口短路、开路可调电路包括：所述1553B收发器输出端的正负差分信号线与1553B总线接口连接；其中正信号线和负信号线上均串联一个继电器，继电器的触点开关连接至FPGA芯片输出端，由FPGA芯片来控制继电器的断开/闭合；正、负信号线之间串联有一个继电器，正信号线与屏蔽地之间以及负信号线与屏蔽地之间均串联一个继电器，每个所述继电器的触点开关均电路连接至FPGA芯片的输出端由FPGA芯片控制继电器的断开/闭合。

8.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于：

干扰波、噪声产生电路：包括串联在FPGA芯片的输出端口的DAC，DAC的输入端连接FPGA芯片，输出端串联运算放大器后连接所述1553B收发器的电压输入接口。

9.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于：

阻抗可调电路：包括其两电阻端并联在所述1553B收发器输出端的正负差分信号线之间的数字电位器，数字电位器的滑动端连接到FPGA芯片的输出端，由FPGA芯片控制数字电位器的阻值。