[发明专利]一种数据处理方法、相关设备以及系统

权利要求书

1.一种数据处理方法，其特征在于，包括：

确定内存中待处理的目标数据的目标长度；

确定内存中的目标缓存区，所述目标缓存区为当前没有写入数据的空闲状态，所述目标缓存区可存储的数据长度大于或等于所述目标数据的所述目标长度，且所述目标缓存区和中央处理器CPU之间的路径长度小于所述目标数据和CPU之间的路径长度；

将第一配置信息发送给直接内存访问DMA控制器，所述第一配置信息用于触发所述DMA控制器将所述目标数据传送至所述目标缓存区。

2.根据权利要求1所述的数据处理方法，其特征在于，所述将第一配置信息发送给直接内存访问DMA控制器之前，所述方法还包括：

确定所述目标数据的源起始地址；

确定所述目标缓存区的目的起始地址；

生成包含有所述目标长度、所述源起始地址和所述目的起始地址的所述第一配置信息，且所述第一配置信息用于触发所述DMA控制器将所述目标数据从所述源起始地址读取，且所述第一配置信息还用于触发所述DMA控制器将已读取的所述目标数据写入所述目的起始地址，以使所述目标数据传送至所述目标缓存区。

3.根据权利要求2所述的数据处理方法，其特征在于，所述将第一配置信息发送给直接内存访问DMA控制器之后，所述方法还包括：

对存储在所述目标缓存区的所述目标数据进行处理；

确定处理后的所述目标数据是否已改动；

若是，则将第二配置信息发送给所述DMA控制器，所述第二配置信息用于触发所述DMA控制器将已改动的所述目标数据从所述目的起始地址读取，且所述第二配置信息还用于触发所述DMA控制器将已改动的所述目标数据写入所述源起始地址；

若否，则释放未改动的所述目标数据。

4.一种数据处理方法，其特征在于，包括：

接收第一配置信息；

根据所述第一配置信息将内存中待处理的目标数据传送至内存中的目标缓存区，所述目标缓存区为当前没有写入数据的空闲状态，所述目标缓存区可存储的数据长度大于或等于所述目标数据的目标长度，且所述目标缓存区和中央处理器CPU之间的路径长度小于所述目标数据和CPU之间的路径长度。

5.根据权利要求4所述的数据处理方法，其特征在于，所述接收第一配置信息之后，所述方法还包括：

读取所述第一配置信息以获取所述目标长度、所述目标数据的源起始地址和所述目标缓存区的目的起始地址；

根据所述第一配置信息将内存中待处理的目标数据传送至内存中的目标缓存区包括：

将所述目标数据从所述源起始地址读取；

将已读取的所述目标数据写入所述目的起始地址，以使所述目标数据传送至所述目标缓存区。

6.根据权利要求5所述的数据处理方法，其特征在于，所述根据所述第一配置信息将内存中待处理的目标数据传送至内存中的目标缓存区之后，所述方法还包括：

接收第二配置信息；

根据所述第二配置信息确定存储在所述目标缓存区的所述目标数据已改动；

将已改动的所述目标数据从所述目的起始地址读取；

将已改动的所述目标数据写入所述源起始地址。

7.一种中央处理器CPU，其特征在于，包括：

第一确定单元，用于确定内存中待处理的目标数据的目标长度；

第二确定单元，用于确定内存中的目标缓存区，所述目标缓存区为当前没有写入数据的空闲状态，所述目标缓存区可存储的数据长度大于或等于所述目标数据的所述目标长度，且所述目标缓存区和CPU之间的路径长度小于所述目标数据和CPU之间的路径长度；

第一发送单元，用于将第一配置信息发送给直接内存访问DMA控制器，所述第一配置信息用于触发所述DMA控制器将所述目标数据传送至所述目标缓存区。

8.根据权利要求7所述的CPU，其特征在于，还包括：

第三确定单元，用于确定所述目标数据的源起始地址；

第四确定单元，用于确定所述目标缓存区的目的起始地址；

生成单元，用于生成包含有所述目标长度、所述源起始地址和所述目的起始地址的所述第一配置信息，且所述第一配置信息用于触发所述DMA控制器将所述目标数据从所述源起始地址读取，且所述第一配置信息还用于触发所述DMA控制器将已读取的所述目标数据写入所述目的起始地址，以使所述目标数据传送至所述目标缓存区。