[发明专利]金属惰性外延结构

说明书

根据一些实施例，本发明提供了一种形成场效应晶体管(FET)的方法。该方法包括对半导体衬底实施蚀刻工艺，从而在半导体衬底的源极和漏极(S/D)区域中形成凹槽；在凹槽中形成第一半导体的钝化材料层；以及外延生长第二半导体材料，从而在凹槽中形成S/D部件，其中S/D部件通过钝化材料层与半导体衬底间隔开。本发明还涉及金属惰性外延结构。

技术领域

本发明涉及金属惰性外延结构。

背景技术

本申请要求于2014年8月22日提交的标题为：“METAL-INSENSITIVE EPITAXYFORMATION”的美国临时专利申请第62/040,880号的优先权，其全部内容结合于此作为参考。

半导体工业在寻求更高的器件密度、更高的性能以及更低的成本中已经发展为纳米技术工艺节点器件。在IC演变的过程中，通常已经提高了功能密度(即，每芯片面积的互连器件的数量)，而已经降低了几何尺寸(即，可使用制造工艺生成的最小的组件(或线))。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。尽管在材料和制造方面有开创性的发展，缩放的诸如传统的MOSFET的平面器件经受着挑战。例如，该按比例缩小也产生相对高的功耗值。为了克服这些挑战，IC工业寻找新的结构和制造来实现改进改进改进的性能。一个探索的途径为具有提高的迁移率的应变场效应晶体管(FET)的开发。然而，目前的结构和制造方法呈现出与引起器件缺陷和其他性能问题的金属污染相关的问题。

因此，需要用于FET器件的结构和方法来解决这些问题以用于改进性能和降低缺陷。

发明内容

为了解决现有技术中的问题，根据本发明的一些实施例，提供了一种形成场效应晶体管(FET)的方法，所述方法包括：对半导体衬底实施蚀刻工艺，从而在所述半导体衬底的源极和漏极(S/D)区域中形成凹槽；在所述凹槽中形成第一半导体的钝化材料层；以及外延生长第二半导体材料，从而在所述凹槽中形成S/D部件，其中，所述S/D部件通过所述钝化材料层与所述半导体衬底间隔开。

在上述方法中，其中，形成所述钝化材料层包括使用无氯前体实施非选择性沉积工艺。

在上述方法中，其中，形成所述钝化材料层包括使用无氯前体实施非选择性沉积工艺；其中，形成所述钝化材料层包括外延生长第一半导体材料的钝化层，所述第一半导体材料与所述第二半导体材料不同。

在上述方法中，其中，形成所述钝化材料层包括使用无氯前体实施非选择性沉积工艺；其中，形成所述钝化材料层包括外延生长第一半导体材料的钝化层，所述第一半导体材料与所述第二半导体材料不同；其中，所述第一半导体材料包括碳化硅，且所述第二半导体材料包括硅锗。

在上述方法中，其中，形成所述钝化材料层包括使用无氯前体实施非选择性沉积工艺；其中，形成所述钝化材料层包括外延生长第一半导体材料的钝化层，所述第一半导体材料与所述第二半导体材料不同；其中，形成所述钝化材料层包括使用不含掺杂剂气体的前体外延生长第一半导体材料的无掺杂剂的钝化层。

在上述方法中，其中，形成所述钝化材料层包括使用无氯前体实施非选择性沉积工艺；其中，形成所述钝化材料层包括外延生长第一半导体材料的钝化层，所述第一半导体材料与所述第二半导体材料不同；其中，形成所述钝化材料层包括形成碳原子百分比在从约1.8％至约3％的范围内的碳化硅层。

在上述方法中，其中，形成所述钝化材料层包括形成有效地防止氯和金属残余物之间相互作用的厚度在从约1nm至约4nm的范围内的钝化材料层。

在上述方法中，还包括在外延生长所述第二半导体材料之前对所述钝化材料层实施氟处理。